[發明專利]具有降低的數據存儲要求的存儲器的多遍編程

有效

• 申請號: 200980135261.1
• 申請日: 2009-09-09
• 公開（公告）號: CN102150216A
• 公開（公告）日: 2011-08-10
• 發明（設計）人: 三輪達;格里特.J.赫明克
• 申請（專利權）人: 桑迪士克公司
• 主分類號: G11C11/56
• 分類號: G11C11/56;G11C16/34
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 黃小臨

1.一種用于操作非易失性存儲器的方法，包括：

(a)編程(S3)具體非易失性存儲元件(208-222)以將其閾值電壓升高到在第一驗證電平(VVA-COARSE、VVB-COARSE、VVC-COARSE)以上的第一電平，包括驗證該閾值電壓在所述第一驗證電平以上，所述第一驗證電平與所述具體非易失性存儲元件的目標數據狀態(A、B、C)相關聯；

(b)在編程之后讀(S5)所述具體非易失性存儲元件，以確定所述閾值電壓已經升高到所述第一驗證電平以上；

(c)響應于所述讀，進一步編程(S7)所述具體非易失性存儲元件，以將其閾值電壓從所述第一電平升高到在與所述目標數據狀態相關聯的第二驗證電平(VVA-FINE、VVB-FINE、VVC-FINE)以上的第二電平。

2.如權利要求1的方法，其中所述具體非易失性存儲元件串聯連接到非易失性存儲元件的集合(200)中的其他非易失性存儲元件，所述方法還包括：

在步驟(a)之后并在步驟(c)之前編程(S2)所述其他非易失性存儲元件中的至少一個。

3.如權利要求2的方法，其中：

所述非易失性存儲元件的集合在NAND串中。

4.如權利要求2或3的方法，其中：

所述具體非易失性存儲元件鄰近于所述其他非易失性存儲元件中的該至少一個。

5.如權利要求1到4的任意一項的方法，其中：

所述讀確定所述目標數據狀態。

6.如權利要求1到5的任意一項的方法，還包括：

提供第一二進制數據，步驟(a)的編程響應于所述第一二進制數據；以及

響應于所述讀，提供第二二進制數據，步驟(c)的進一步編程響應于所述第二二進制數據而不是所述第一二進制數據。

7.如權利要求1到6的任意一項的方法，還包括：

在步驟(a)(S3)之前，使用第一頁數據來編程(S1)所述具體非易失性存儲元件，步驟(a)(S3)的編程是使用第二頁數據的第一編程遍，并且步驟(c)(S7)的進一步編程是使用該第二頁數據的第二編程遍。

8.如權利要求1到7的任意一項的方法，其中：

所述讀包括依次將與相應的多個數據狀態(A、B、C)相關聯的多個控制柵極讀電壓(VCGR-A、VCGR-B、VCGR-C)施加到所述具體非易失性存儲元件。

9.一種非易失性存儲裝置，包括：

非易失性存儲元件的集合(200)；

(a)用于編程(S3)具體非易失性存儲元件以將其閾值電壓升高到在第一驗證電平(VVA-COARSE、VVB-COARSE、VVC-COARSE)以上的第一電平、包括驗證該閾值電壓在所述第一驗證電平以上的部件(1310，1350)，所述第一驗證電平與所述具體非易失性存儲元件的目標數據狀態(A、B、C)相關聯；

(b)用于在編程之后讀(S5)所述具體非易失性存儲元件、以確定所述閾值電壓已經升高到所述第一驗證電平以上的部件(1310，1350)；以及

(c)用于響應于所述讀、進一步編程(S7)所述具體非易失性存儲元件、以將其閾值電壓從所述第一電平升高到在與所述目標數據狀態相關聯的第二驗證電平(VVA-FINE、VVB-FINE、VVC-FINE)以上的第二電平的部件(1310，1350)。

10.如權利要求9的非易失性存儲裝置，還包括：

基于用于讀的部件確定所述目標數據狀態的部件。

11.如權利要求9或10的非易失性存儲裝置，其中：

所述具體非易失性存儲元件串聯連接到所述非易失性存儲元件的集合中的其他非易失性存儲元件；以及

所述非易失性存儲裝置還包括用于在編程所述具體非易失性存儲元件的部件之后并在用于進一步編程所述具體非易失性存儲元件的部件之前編程(S2)所述其他非易失性存儲元件中的至少一個的部件。