[發明專利]形成鋁摻雜碳氮化物柵電極的方法

有效

• 申請號: 200980133509.0
• 申請日: 2009-08-22
• 公開（公告）號: CN102132389A
• 公開（公告）日: 2011-07-20
• 發明（設計）人: 長谷川利夫;格利特·J·萊烏辛克
• 申請（專利權）人: 東京毅力科創株式會社
• 主分類號: H01L21/337
• 分類號: H01L21/337;H01L29/808
• 代理公司: 北京東方億思知識產權代理有限責任公司 11258
• 代理人: 肖善強

相關申請的交叉引用

本申請涉及題為“SEMICONDUCTOR?DEVICE?CONTAINING?ANALUMINUM?TANTALUM?CARBONITRIDE?BARRIDER?FILM?ANDMETHOD?OF?FORMING”于2007年8月15日提交的待審的美國專利申請No.11/839,410，該專利申請的全部內容通過引用而結合于此。

技術領域

本發明一般涉及形成半導體器件的技術領域，更具體地，涉及形成具有可調的鋁濃度的鋁摻雜金屬碳氮化物柵電極。

背景技術

在半導體工業中，微電子器件的最小特征尺寸正接近深亞微米階段以滿足對更快更低功率微處理器和數字電路的要求。硅基微電子技術當前主要面臨著材料挑戰以實現集成電路器件的進一步小型化。具有更高電容的柵極疊層將會替換已經服務該工業幾十年的包含SiO₂柵電介質層和退化的摻雜多晶Si柵電極的柵極疊層。

通常稱為高k材料(其中“k”是指該材料的電介質常數)的高電容材料以電介質常數大于SiO₂的電介質常數(k約3.9)為特征。此外，高k材料可以指摻雜到襯底(例如，HfO₂、ZrO₂)而不是在襯底的表面上生成的(例如，SiO₂、SiO_xN_y)諸如金屬硅酸鹽或者氧化物。

除了柵電介質層，柵電極還代表了未來微電子器件的小型化的主要挑戰。引入含金屬的柵電極來置換傳統的摻雜多晶硅柵電極能帶來若干優勢。這些優勢包括消除多晶硅柵損耗效應，降低表面電阻，對先進的高k電介質材料提高可靠性和潛在地提高熱穩定性。在一個示例中，從多晶硅轉換到含金屬的柵電極能在柵極疊層的有效厚度或者電子厚度上實現2-3埃的改進。產生這種改進很大程度是因為全部消除了在與其他材料的界面處的多晶硅損耗的問題。

對于新的柵電極材料，功函數、電阻系數和與互補金屬氧化物半導體(CMOS)的兼容性是主要參數。正通道金屬氧化物半導體(PMOS)和負通道金屬氧化物半導體(NMOS)晶體管柵電極要求不同的柵材料以實現可接受的閾值電壓；前者具有接近硅價帶的費米能級(E約4eV)，而后者具有接近導帶的費米能級(E約5.1eV)。

用于控制柵電極的功函數的常規技術包括帶邊緣金屬方法，其中選擇具有特定功函數的金屬；P金屬(Re、Co、Ni、Ru、Pt等)的功函數大于約5eV；并且N金屬(Ta、Hf、Y、La、Ir等)的功函數小于約4.5eV。然而，柵極疊層的有效的功函數還取決于主體材料和表面材料的性能、結晶取向和與柵電極交界的高k膜的介電常數。尤其是，在層界面處不同材料的相互作用和在后處理期間(諸如高溫退火)整個柵極疊層的化學物質的擴散能影響半導體器件的功函數和其他性能。

近年來，柵電極金屬和電介質閾值電壓調節層已經被用來控制柵極疊層的功函數并在制造的半導體器件中獲得N-MOS和P-MOS晶體管的期望閾值電壓。示例性的閾值電壓調節層包括N-MOS器件的氧化鑭(La₂O₃)和P-MOS器件的氧化鋁(Al₂O₃)。電介質閾值電壓調節層一般定位在高k柵電介質的上方并與柵電極接觸。已經表明在高溫處理過程中，電介質閾值電壓調節層中的元素一般穿過高k柵電介質朝著定位在高k柵電介質和襯底之間的界面層(例如，高移動性、低缺陷SiO₂層)擴散，以在高k柵電介質和下面的界面層交界附近進行閾值電壓調節。然而，一些電介質閾值電壓調節層中的元素不能穿過高k柵電介質充分地擴散以將半導體器件的閾值電壓完全調整到期望值。

因而，鑒于以上問題，需要新的方法來將含金屬的柵電極集成到柵極疊層中，尤其需要新的方法來允許形成具有可調功函數的含金屬柵電極。

發明內容

本發明的實施例提供一種用于形成具有可調鋁濃度的鋁摻雜金屬(鉭或者鈦)氮化碳柵電極的方法。根據本發明的實施例，鉭氮化碳(TaCN)或者鈦氮化碳(TiCN)膜在沒有等離子體的情況下通過化學氣相沉積(CVD)而沉積并與鋁摻雜以調節功函數和閾值電壓(Vt)。