[發(fā)明專利]具有組裝數(shù)據(jù)線的存儲器系統(tǒng)

有效

• 申請?zhí)枺?/td>: 200980133212.4
• 申請日: 2009-07-17
• 公開（公告）號: CN102132352A
• 公開（公告）日: 2011-07-20
• 發(fā)明（設計）人: 顏天鴻;盧卡·法索利
• 申請（專利權）人: 桑迪士克3D有限責任公司
• 主分類號: G11C16/24
• 分類號: G11C16/24;G11C16/08
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 黃小臨

相關申請的交叉引用

本申請要求在2008年8月25日提交的、Thomas?Yan和Luca?Fasoli的美國臨時申請No.61091720“Memory?System?With?Sectional?Data?Lines”的權益，其通過引用合并于此。

技術領域

本發(fā)明涉及數(shù)據(jù)存儲的技術。

背景技術

半導體處理技術和存儲器單元技術進來的發(fā)展繼續(xù)增加在集成電路存儲器陣列中實現(xiàn)的密度。例如，某些存儲器陣列可能被制造為具有接近具體字線互連層的最小特征大小(F)和最小特征間隔的字線以及還具有接近具體位線互連層的最小特征寬度和最小特征間隔的位線。此外，具有多于一個平面或級別的存儲器單元的三維存儲器陣列已經(jīng)被制造為在每個存儲器平面上實現(xiàn)所謂的4F²存儲器單元。在Johnson的題為“Vertically?Stacked?Field?Programmable?Nonvolatile?Memory?and?Method?of?Fabrication”的美國專利No.6034882中和Zhang的題為“Three-Dimensional?Read-Only?Memory?Array”的美國專利No.5835396中描述了示例三維存儲器陣列。

當每條位線和字線上的存儲器單元的數(shù)量大時，三維存儲器陣列最有效。該單元的數(shù)量經(jīng)常被稱作位線或字線的扇出(N)。大的扇出降低每個存儲器層和下面的電路上的陣列線之間的垂直連接的數(shù)量。這些垂直連接不能位于每個層的各個存儲器單元之下，因此可能極大地增加芯片面積。但是大的扇出經(jīng)常具有取決于使用的存儲器單元技術的電學缺點。例如，陣列線的電容和陣列線的電阻可能增加，每單元的泄漏可能導致功率消耗增加。如果位線路徑上的電阻太高，則可能經(jīng)歷電壓降。位線路徑上的電容將影響感測速度。

發(fā)明內(nèi)容

公開了降低位線路徑的電容和電阻的組裝數(shù)據(jù)線方案。

一個實施例包括：多個數(shù)據(jù)存儲元件；多條信號線，位于所述多個數(shù)據(jù)存儲元件內(nèi)，并與所述多個數(shù)據(jù)存儲元件通信；多條局部數(shù)據(jù)線，在所述多個數(shù)據(jù)存儲元件以外(所述局部數(shù)據(jù)線的不同子集經(jīng)由所述信號線選擇性地與所述數(shù)據(jù)存儲元件的不同子集通信)；多條全局數(shù)據(jù)線，在所述多個數(shù)據(jù)存儲元件以外，并選擇性地與所述局部數(shù)據(jù)線的多個子集通信；以及控制電路，連接到所述全局數(shù)據(jù)線。

一個實施例包括：存儲器陣列，包括多個數(shù)據(jù)存儲元件；多條信號線，位于所述存儲器陣列中，并與所述存儲元件通信；多條局部數(shù)據(jù)線，在存儲器中里以外并選擇性地與所述信號線通信；多條全局數(shù)據(jù)線，在所述存儲器陣列以外；以及控制電路，連接到所述全局數(shù)據(jù)線。局部數(shù)據(jù)線的第一子集選擇性地與數(shù)據(jù)存儲元件的第一子集通信，并且不與其他數(shù)據(jù)存儲元件通信。局部數(shù)據(jù)線的第二子集選擇性地與數(shù)據(jù)存儲元件的第二子集通信，并且不與其他數(shù)據(jù)存儲元件通信。全局數(shù)據(jù)線選擇性地與局部數(shù)據(jù)線的第一子集以及局部數(shù)據(jù)線的第二子集通信。

一個實施例包括：多個數(shù)據(jù)存儲元件，構成單片三維存儲器陣列；多條位線，位于所述存儲器陣列中并連接到數(shù)據(jù)存儲元件；多條字線，位于存儲器陣列中并連接到數(shù)據(jù)存儲元件；多條局部數(shù)據(jù)線，在存儲器陣列以下的至少一個金屬層中；第一組選擇電路，用于選擇性地將位線連接到局部數(shù)據(jù)線；第二組選擇電路，用于選擇性地將局部數(shù)據(jù)線連接到全局數(shù)據(jù)線；子線控制電路，與字線通信；以及多個感測放大器，位于存儲器陣列以下并連接到全局數(shù)據(jù)線。

一個實施例包括：按組布置的多個非易失性存儲元件；控制線，與所述非易失性存儲元件通信；第一局部數(shù)據(jù)線的多個集合，使得每組包括其自己的第一局部數(shù)據(jù)線的集合；全局數(shù)據(jù)線的集合；第一選擇電路，使得每組包括所述第一選擇電路的一個不同子集，用于選擇性地將所述控制線的子集電連接到各個組的第一局部數(shù)據(jù)線；第二選擇電路，所述第二選擇電路選擇性地將各組的所述第一局部數(shù)據(jù)線的子集電連接到所述全局數(shù)據(jù)線；以及控制電路，與所述全局數(shù)據(jù)線通信。