[發明專利]用于閃存存儲器中的軟解映射和單元間干擾減輕的方法和設備

有效

• 申請號: 200980132505.0
• 申請日: 2009-06-30
• 公開（公告）號: CN102132350A
• 公開（公告）日: 2011-07-20
• 發明（設計）人: E·F·哈拉特施;M·伊威科維克;V·克拉琦科夫斯基;N·米拉德諾維奇;A·維賈耶夫;J·延
• 申請（專利權）人: LSI公司
• 主分類號: G11C16/10
• 分類號: G11C16/10;G11C11/56
• 代理公司: 中國國際貿易促進委員會專利商標事務所 11038
• 代理人: 陳華成

相關申請的交叉引用

本申請要求2008年7月1日提交的美國臨時專利申請序列號No.61/133,675、2008年7月3日提交的美國臨時專利申請序列號No.61/133,921、2008年7月10日提交的美國臨時專利申請序列號No.61/134,688、2008年7月22日提交的美國臨時專利申請序列號No.61/135,732和2008年9月30日提交的美國臨時專利申請序列號No.61/194,751的優先權，上述每一個專利申請通過引用被包含于此。

本申請涉及2009年3月11日提交的題為“Methods?and?Apparatus?for?Storing?Data?in?a?Multi-Level?Cell?Flash?Memory?Device?with?Cross-Page?Sectors，Multi-Page?Coding?and?Per-Page?Coding”的國際專利申請序列號No.PCT/US09/36810，并且涉及題為“Methods?and?Apparatus?for?Read-Side?Intercell?Interference?Mitigation?in?Flash?Memories”的國際專利申請；題為“Methods?and?Apparatus?for?Write-Side?Intercell?Interference?Mitigation?in?Flash?Memories”的國際專利申請；題為“Methods?and?Apparatus?for?Interfacing?Between?a?Flash?Memory?Controller?and?a?Flash?Memory?Array”的國際專利申請；和題為“Methods?and?Apparatus?for?Intercell?Interference?Mitigation?Using?Modulation?Coding”的國際專利申請，上述國際專利申請中的每一個都與本申請同時提交并且通過引用被包含于此。

技術領域

本發明總體上涉及閃存存儲器器件，并且更具體地涉及改進的解映射技術以及用于減輕在這種閃存存儲器器件中的單元間干擾、后樣式依賴(back?pattern?dependency)、噪聲和其它失真的影響的改進的技術。

背景技術

許多存儲器器件(例如閃存存儲器器件)使用模擬存儲器單元來存儲數據。每個存儲器單元存儲模擬值，也被稱為存儲值，例如電荷或電壓。存儲值表示存儲在單元中的信息。在閃存存儲器器件中，例如，每個模擬存儲器單元典型地存儲某一電壓。對于每個單元的可能的模擬值的范圍典型地被分成多個閾值區域，每個區域與一個或更多個數據位值對應。通過寫入與期望的一個或更多個位對應的標稱模擬值來將數據寫到模擬存儲器單元。

單電平單元(SLC)閃存存儲器器件例如每個存儲器單元存儲一位(或兩個可能的存儲器狀態)。另一方面，多電平單元(MLC)閃存存儲器器件每個存儲器單元存儲兩個或更多個位(即，每個單元具有四個或更多的可編程的狀態)。對于MLC閃存存儲器器件的更詳細的討論，參見，例如，2009年3月11日提交的題為“Methods?and?Apparatus?for?Storing?Data?in?a?Multi-Level?Cell?Flash?Memory?Device?with?Cross-Page?Sectors，Multi-Page?Coding?and?Per-PageCoding”的國際專利申請序列號No.PCT/US09/36810，其通過引用被包含于此。

在多電平NAND閃存存儲器器件中，例如，使用具有在被分成多個區間的范圍中的可編程閾值電壓的浮柵器件，其中每個區間與不同的多位值對應。為了將給定的多位值編程到存儲器單元中，在存儲器單元中的浮柵器件的閾值電壓被編程到與該值對應的閾值電壓區間中。