[發明專利]用于在閃存存儲器控制器和閃存存儲器陣列之間接口的方法和設備有效
| 申請號: | 200980132504.6 | 申請日: | 2009-06-30 |
| 公開(公告)號: | CN102132349A | 公開(公告)日: | 2011-07-20 |
| 發明(設計)人: | J·延 | 申請(專利權)人: | LSI公司 |
| 主分類號: | G11C16/10 | 分類號: | G11C16/10;G11C16/34;G11C11/56 |
| 代理公司: | 中國國際貿易促進委員會專利商標事務所 11038 | 代理人: | 陳華成 |
| 地址: | 美國加*** | 國省代碼: | 美國;US |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 用于 閃存 存儲器 控制器 陣列 之間 接口 方法 設備 | ||
相關申請的交叉引用
本申請要求2008年7月1日提交的美國臨時專利申請序列號No.61/133,675、2008年7月3日提交的美國臨時專利申請序列號No.61/133,921、以及2008年7月10日提交的美國臨時專利申請序列號No.61/134,688的優先權,上述每一個專利申請通過引用被包含于此。
本申請涉及2009年3月11日提交的題為“Methods?and?Apparatus?for?Storing?Data?in?a?Multi-Level?Cell?Flash?Memory?Device?with?Cross-Page?Sectors,Multi-Page?Coding?and?Per-Page?Coding”的國際專利申請序列號No.PCT/US09/36810,并涉及題為“Methods?and?Apparatus?for?Read-Side?Intercell?Interference?Mitigation?in?Flash?Memories”的國際專利申請;題為“Methods?and?Apparatus?for?Write-Side?Intercell?Interference?Mitigation?in?Flash?Memories”的國際專利申請;題為“Methods?and?Apparatus?for?Intercell?Interference?Mitigation?Using?Modulation?Coding”的國際專利申請;以及題為“Methods?and?Apparatus?for?Soft?Demapping?andIntercell?Interference?Mitigation?in?Flash?Memories”的國際專利申請,上述申請與本申請同時提交并且通過引用被包含于此。
技術領域
本發明通常涉及閃存存儲器器件,并且更具體地涉及用于在這種閃存存儲器器件中的控制器和存儲器陣列之間接口的技術。
背景技術
許多存儲器器件(例如閃存存儲器器件)使用模擬存儲器單元來存儲數據。每個存儲器單元存儲模擬值,也被稱為存儲值。存儲值表示存儲在單元中的信息。在閃存存儲器器件中,例如,每個模擬存儲器單元典型地存儲某一電壓。對于每個單元的可能的模擬值的范圍典型地被分成多個閾值區域,每個區域與一個或更多個數據位值對應。通過寫入與期望的一個或更多個位對應的標稱模擬值來將數據寫到模擬存儲器單元。
單電平單元(SLC)閃存存儲器器件例如每個存儲器單元存儲一位(或兩個可能的存儲器狀態)。另一方面,多電平單元(MLC)閃存存儲器器件每個存儲器單元存儲兩個或更多個位(即,每個單元具有四個或更多的可編程的狀態)。在多電平單元器件中,使用至少三個閾值電平來限定四個或更多個的不同的閾值狀態。因此,獨立的單元的工作范圍被分成增大數量的狀態,并且每個狀態的范圍比對于單電平單元器件的小。因此,在多電平單元器件中的任何單個位的可靠性一般比單電平單元器件的可靠性低。對于多電平代碼的更詳細的討論,參見,例如,U.Wachsmann等人的“Multilevel?Codes:Theoretical?Concepts?and?Practical?Design?Rules”,IEEE?Trans.,on?Information?Theory,Vol.45,No.5,1361-91(1999),其通過引用被包含于此。
閃存存儲器典型地包括閃存存儲器陣列、閃存控制器和用于在閃存存儲器陣列與閃存控制器之間通信的接口。開放式NAND閃存接口工作組(ONFI)是開發用于NAND閃存存儲器器件和與其通信的器件的開放式標準的工業聯盟。ONFI已經制作了用于到NAND閃存芯片的標準接口的規范。ONFI?2.0版使用雙倍數據率(DDR)技術在時鐘信號的上升沿和下降沿都傳送數據。雖然ONFI?2.0版增大了NAND閃存接口的數據承載容量,但是它不提供可以提高性能的用于承載額外信息的額外的帶寬。
因此需要改進閃存存儲器器件中的控制器與存儲器陣列之間的接口。還需要閃存存儲器器件中的控制器與存儲器陣列之間的改進的接口,其為關于所發送數據的額外的信息提供額外的帶寬。還需要閃存存儲器器件中的控制器與存儲器陣列之間的改進的接口,其在沒有顯著增大功耗或表面面積的情況下提供額外的帶寬。
發明內容
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于LSI公司,未經LSI公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200980132504.6/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:光伏并網逆變器的改進型主電路結構
- 下一篇:雙離合器





