[發明專利]用于多裸片封裝中的過電壓保護的系統和方法

無效

• 申請號: 200980130508.0
• 申請日: 2009-08-12
• 公開（公告）號: CN102113117A
• 公開（公告）日: 2011-06-29
• 發明（設計）人: 禮薩·賈利利塞納里;斯利克爾·敦迪加爾;維維克·莫漢
• 申請（專利權）人: 高通股份有限公司
• 主分類號: H01L23/60
• 分類號: H01L23/60;H01L25/065
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 宋獻濤

技術領域

以下描述大體上涉及提供防止潛在損害性過電壓的保護的半導體電路，所述過電壓包含例如由電過應力(EOS)和/或靜電放電(ESD)事件產生的過電壓。

背景技術

現代集成電路(IC)容易被過電壓損壞。這些潛在損害性電壓的常見來源包含電過應力(EOS)和靜電放電(ESD)。ESD是固態電子元件中的嚴重問題，其是處于不同靜電電位的主體或表面之間通過直接接觸或通過感應電場的靜電電荷轉移。使用例如硅等半導體和例如二氧化硅等絕緣材料構造的IC在經受可能由ESD事件產生的較高電壓時可永久損壞。

傳統上，采用芯片上電路來在ESD事件期間保護IC。在常規的IC?ESD保護方案中，常常使用特殊的箝位電路來使ESD電流在IC電源軌之間分流，且進而保護IC的敏感內部元件不被損壞。此類箝位電路通常具有計時器電路(例如，電阻器-電容器(RC)計時器，其可稱為“瞬時檢測器”)和用于將高ESD電流放電的大的n溝道MOSFET裝置。因此，在IC內常常采用功率軌箝位電路，使得如果在IC的功率軌上遇到ESD事件，那么箝位將接通且減小電壓，使得IC的主要裝置(電路元件)將不被損壞。此些RC箝位的實施和使用是此項技術中眾所周知的。

示范性ESD保護電路包含在題目為“用于靜電放電保護的電路(Circuit?forElectrostatic?Discharge?Protection)”的第5,946,177號美國專利、題目為“靜電放電電路(Electrostatic?Discharge?Circuit)”的第6,327,126號美國專利、題目為“具有反饋增強型觸發和調節電路的靜電放電保護功率軌箝位(Electrostatic?Discharge?Protection?PowerRail?Clamp?with?Feedback-Enhanced?Triggering?and?Conditioning?Circuitry)”的第7,196,890號美國專利、題目為“用于將多個獨立芯片上VDD總線耦合到ESD核心箝位的方法和設備(Method?and?Apparatus?for?Coupling?Multiple?Independent?On-Chip?VDDBusses?to?ESD?Core?Clamp)”的第5,654,862號美國專利以及題目為“瞬時脈沖，用于消除ESD的襯底觸發的BICMOS軌箝位(Transient?Pulse，Substrate-Triggered?BICMOS?RailClamp?For?ESD?Abatement)”的第2006/0250732號美國公開專利申請案中描述的那些ESD保護電路。

給定的集成電路(IC)封裝可具有實施于其中的多個裸片。傳統上，存在芯片上ESD保護電路，其集成到輸入/輸出(I/O)電路中以在ESD放電事件期間保護給定裸片。這些電路為所述特定裸片提供所需保護。因此，在用于包含多個裸片的IC封裝的傳統ESD保護方案中，可在每一裸片內實施ESD保護電路以用于保護其特定裸片不受在特定裸片內出現的過電壓事件(例如，ESD事件)的影響。作為實例，ESD保護電路可具有一對背對背二極管，其布置于給定裸片內以用于為在所述給定裸片內出現的過電壓事件提供放電路徑。類似地，另一對背對背二極管可布置于另一裸片內，以為在此另一裸片內出現的過電壓事件提供放電路徑。此種利用背對背二極管來提供過電壓放電路徑是此項技術中眾所周知的。一般來說，此些二極管在正常操作條件下通常是經反向偏置(不傳導)的，但在發生促使二極管對的一側的過電荷超過某個閾值量的過電壓事件(例如，ESD)時，所述對中的二極管變為正向偏置(傳導)，以便為過電壓提供放電路徑。

在具有多個裸片的封裝中，一個裸片的I/O信號可與同一封裝中的一個或一個以上其它裸片的I/O信號通信。封裝中的不同裸片可具有對噪聲的不同水平的敏感度。舉例來說，給定封裝中的這些裸片可含有全數字電路或RF/模擬電路，其對襯底噪聲和串擾高度敏感。通常，如果裸片含有對噪聲高度敏感的電路(例如，敏感的RF/模擬電路)，那么其需要與可能由另一裸片(例如由封裝中的數字裸片)引入的襯底噪聲的適當隔離。

用于含有多個裸片的總體封裝的ESD保護由于例如噪聲隔離、串擾等問題而變得較具挑戰性。而且，多個裸片與在不同功率域之間介接的信號之間的通信增加了封裝的ESD弱點。

發明內容