[發明專利]時間測量電路、時間測量方法、以及使用其的時間數字轉換器和測試裝置

有效

• 申請號: 200980129971.3
• 申請日: 2009-06-24
• 公開（公告）號: CN102112931A
• 公開（公告）日: 2011-06-29
• 發明（設計）人: 山本和弘;岡安俊幸
• 申請（專利權）人: 株式會社愛德萬測試
• 主分類號: G04F10/00
• 分類號: G04F10/00;G01R13/34;H03K5/13
• 代理公司: 北京同達信恒知識產權代理有限公司 11291
• 代理人: 黃志華

1.一種時間測量電路，測量第1信號和第2信號的邊沿的時間差，其特征在于，包括：

采樣電路，其以所述第2信號的邊沿的定時讀入所述第1信號的邏輯電平；和

過渡時間測量電路，其測量所述采樣電路在亞穩狀態下的輸出信號的過渡時間。

2.根據權利要求1所述的時間測量電路，其特征在于，所述過渡時間測量電路包括在數據端子接收所述采樣電路的輸出信號的多個鎖存電路，具有預定的時間間隔的基準邊沿信號被分別輸入所述多個鎖存電路。

3.根據權利要求2所述的時間測量電路，其特征在于，所述過渡時間測量電路使所述第2信號延遲，生成所述基準邊沿信號。

4.根據權利要求2所述的時間測量電路，其特征在于，

所述過渡時間測量電路還包括被設置在所述多個鎖存電路的每一個電路中、并對所述第2信號施加延遲的多個延遲元件，各延遲元件將經過延遲的所述第2信號作為所述基準邊沿信號，提供給對應的鎖存電路的時鐘端子。

5.根據權利要求2所述的時間測量電路，其特征在于，

所述過渡時間測量電路還包括級聯連接的多級延遲元件，每一級都對所述第2信號施加延遲，將從各延遲元件輸出的經過延遲的所述第2信號作為所述基準邊沿信號，提供給對應的鎖存電路的時鐘端子。

6.根據權利要求2～5中任一項所述的時間測量電路，其特征在于，

所述過渡時間測量電路還包括被設置在所述多個鎖存電路的每一個電路中、并對所述采樣電路的輸出信號施加延遲的多個延遲元件，各延遲元件將延遲后的所述輸出信號提供給對應的鎖存電路的數據端子。

7.根據權利要求2～5中任一項所述的時間測量電路，其特征在于，

所述過渡時間測量電路還包括級聯連接的多級延遲元件，每一級都對所述采樣電路的輸出信號施加延遲，將從各延遲元件輸出的經過延遲的所述輸出信號提供給對應的鎖存電路的數據端子。

8.根據權利要求1～7中任一項所述的時間測量電路，其特征在于，所述采樣電路構成為可調整亞穩狀態下的輸出信號的過渡時間。

9.根據權利要求8所述的時間測量電路，其特征在于，所述采樣電路包括設在反饋其輸出信號的路徑上的緩存器，該緩存器的尺寸可變。

10.根據權利要求8所述的時間測量電路，其特征在于，所述采樣電路具有設在反饋其輸出信號的路徑上的緩存器，該緩存器的偏置狀態可變。

11.一種時間數字轉換器，將開始信號和停止信號的過渡定時的時間差轉換為數字值，其特征在于，包括：

延遲電路，其包括級聯連接的多級延遲元件，每一級都對所述開始信號和所述停止信號施加不同的延遲，作為各級的延遲開始信號和延遲停止信號而輸出；以及

權利要求1-10中任一項所述的時間測量電路，其被設置在所述延遲電路的每一級電路中，接收對應的級的所述延遲開始信號作為所述第1信號，并接收所述延遲停止信號作為所述第2信號，測量所述第1信號和所述第2信號的邊沿的時間差。

12.根據權利要求11所述的時間數字轉換器，其特征在于，

具有權利要求2所述的時間測量電路，

第j級的所述時間測量電路將比第j級靠后的級的延遲停止信號用作所述基準邊沿信號，其中j為正整數。

13.根據權利要求11所述的時間數字轉換器，其特征在于，

具有權利要求2所述的時間測量電路，

所述停止信號作為脈沖串而生成，

所述時間測量電路將所述停止信號的脈沖串的幾個邊沿用作所述基準邊沿信號。

14.一種時間數字轉換器，將開始信號和停止信號的過渡定時的時間差轉換為數字值，其特征在于，包括：

延遲電路，其包括級聯連接的多級延遲元件，每一級都對所述開始信號施加延遲，作為各級的延遲開始信號而輸出；和

權利要求1～10中任一項所述的時間測量電路，其被設置在所述延遲電路的各級電路中，接收對應的級的所述延遲開始信號作為所述第1信號，并接收所述停止信號作為所述第2信號，測量所述第1信號和所述第2信號的邊沿的時間差。