[發(fā)明專利]用于推測式中斷向量預取的設備及方法

有效

• 申請?zhí)枺?/td>: 200980129767.1
• 申請日: 2009-07-29
• 公開（公告）號: CN102112966A
• 公開（公告）日: 2011-06-29
• 發(fā)明（設計）人: 達朗·尤金·施特雷特;布萊恩·邁克爾·斯坦普爾
• 申請（專利權）人: 高通股份有限公司
• 主分類號: G06F9/38
• 分類號: G06F9/38;G06F12/08;G06F9/48
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 宋獻濤

技術領域

本發(fā)明大體來說涉及用于預取處理器指令的技術，且特定來說涉及基于異常條件的推測式中斷向量預取。

背景技術

例如手機、膝上型計算機、個人數(shù)據(jù)助理(PDA)及其類似物等許多便攜式產品利用例如通信及多媒體程序等處理器執(zhí)行程序。用于這些產品的處理系統(tǒng)包括用于存儲指令及數(shù)據(jù)的處理器與存儲器復合體。大容量主存儲器通常具有與處理器循環(huán)時間相比慢的存取時間。因此，存儲器復合體按照慣例是基于高速緩存存儲器的容量及性能而組織成階層，其中最高性能及最低容量高速緩沖存儲器最接近處理器定位。數(shù)據(jù)及指令高速緩沖存儲器可為分離或統(tǒng)一的，或分離與統(tǒng)一的組合。舉例來說，一階指令高速緩沖存儲器及一階數(shù)據(jù)高速緩沖存儲器大體直接耦合到處理器。而二階統(tǒng)一高速緩沖存儲器可耦合到一階(L1)指令及數(shù)據(jù)高速緩沖存儲器。此外，系統(tǒng)存儲器大體耦合到二階(L2)統(tǒng)一高速緩沖存儲器。也可提供到例如快閃存儲器、硬盤驅動器、光盤驅動器及其類似物的外部存儲器的耦合。

一階指令高速緩沖存儲器通常以處理器速度操作，且二階統(tǒng)一高速緩沖存儲器操作比一階高速緩沖存儲器慢，但具有比系統(tǒng)存儲器的存取時間快的存取時間。替代的存儲器組織有許多(例如)除L1及L2高速緩沖存儲器以外還具有三階高速緩沖存儲器的存儲器階層。另一存儲器組織可僅使用一階高速緩沖存儲器及系統(tǒng)存儲器。

支持可使用指令高速緩沖存儲器的存儲器階層的原因的多個原理之一是指令傾向于從存儲器中的順序位置經存取。通過使高速緩沖存儲器保持最近所使用的代碼區(qū)段，處理器可以較高性能水平執(zhí)行。因為程序還含有分支、調用及返回類型指令，且支持例如中斷等其它非順序操作，所以可僅針對相對短的代碼區(qū)段維持順序局部性(sequential?locality)的原理。歸因于這些非順序操作，對指令高速緩沖存儲器的指令提取可能未中(miss)，從而使得所述指令提取應用于以較高存儲器容量及較慢存取時間操作的下一較高存儲器等級。未中可使處理器停止等待指令。為了保持高處理器性能，高速緩沖存儲器未中率應為低。

當中斷發(fā)生時，檢測到所述中斷事件的時間與相關聯(lián)中斷處置器的位置處的指令已經提取且可開始執(zhí)行時的時間之間存在等待時間。所述等待時間可部分地歸因于所述中斷處置器不駐留于所述指令高速緩沖存儲器中，從而導致用以在所述中斷處置器可執(zhí)行之前檢索指令的長的未中及提取操作，從而降低處理器性能。一種減小所述等待時間的方法包括將中斷處置器鎖定于所述指令高速緩沖存儲器中，但此方法有效地減小所述高速緩沖存儲器的大小，此可能進一步降低處理器性能。

發(fā)明內容

本發(fā)明認可，在未高速緩沖存儲相關聯(lián)中斷處置器的情況下，消除或減小在檢測到中斷事件時的時間與所述中斷事件的相關聯(lián)中斷處置器指令可用于執(zhí)行時的時間之間的存儲器存取等待時間可改善處理器性能。為達成這些目的，本發(fā)明的實施例提出一種用于中斷處理的方法。如下文更詳細提出，在處理器中的指令管線的一個或一個以上級中檢測由指令的失敗執(zhí)行引起的異常條件。響應于所述檢測到的異常條件且在所述處理器響應于所述檢測到的異常條件而接受中斷之前，針對中斷處置器的起始地址處的指令的存在而檢查指令高速緩沖存儲器。當所述指令不存在于所述指令高速緩沖存儲器中時，從所述指令高速緩沖存儲器以上的存儲裝置預取所述中斷處置器的所述起始地址處的所述指令，以將所述指令加載到所述指令高速緩沖存儲器中，借此使到所述處理器響應于所述檢測到的異常條件而接受所述中斷時所述指令在所述指令高速緩沖存儲器中可用。

本發(fā)明的另一實施例提出一種用于利用中斷向量表的中斷處理的方法。在處理器中的指令管線的一個或一個以上級中檢測異常條件。響應于所述檢測到的異常條件且在所述處理器響應于所述檢測到的異常條件而接受中斷之前，針對保持于中斷向量表中的指令的存在而檢查指令高速緩沖存儲器。當所述指令不存在于所述指令高速緩沖存儲器中時，從所述指令高速緩沖存儲器以上的存儲裝置預取所述指令，以將所述指令及所述向量表加載到所述指令高速緩沖存儲器中。在確定所述指令為程序計數(shù)器相關分支指令后，即刻計算與所述檢測到的異常條件相關聯(lián)的中斷處置器的分支目標地址。針對所述分支目標地址處的中斷處置器指令的存在而檢查所述指令高速緩沖存儲器。當所述中斷處置器指令不存在于所述指令高速緩沖存儲器中時，從所述指令高速緩沖存儲器以上的存儲器預取所述分支目標地址處的所述中斷處置器指令，以將所述中斷處置器指令加載到所述指令高速緩沖存儲器中，借此使到所述處理器響應于所述檢測到的異常條件而接受所述中斷時所述指令在所述指令高速緩沖存儲器中可用。