[發明專利]集成電路和電子設備

無效

• 申請號: 200980125723.1
• 申請日: 2009-05-28
• 公開（公告）號: CN102084353A
• 公開（公告）日: 2011-06-01
• 發明（設計）人: 寶積雅浩
• 申請（專利權）人: 松下電器產業株式會社
• 主分類號: G06F15/78
• 分類號: G06F15/78
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 邸萬奎

1.一種集成電路，包括：

主處理單元；

外圍連接端口，用于連接外圍設備，所述主處理單元和所述外圍連接端口利用內部總線互相連接；以及

輔助處理單元，其被構造為代替所述主處理單元控制所述外圍連接端口，并且執行中斷控制以及從連接到所述外圍連接端口的外圍設備的數據傳送，

其中，所述主處理單元使用提供在所述輔助處理單元中的存儲器資源，作為所述主處理單元的內部存儲空間的一部分。

2.一種集成電路，包括：

主處理單元，其被構造為執行整個系統的控制與媒體處理兩者；以及

輔助處理單元，其被構造為執行中斷控制以及從連接到所述主處理單元的外圍設備的數據傳送，

其中，所述輔助處理單元具有數據存儲單元，其存儲從所述外圍設備傳送的數據，并執行存儲在所述數據存儲單元中的數據的中間處理，以向外部存儲器集中地傳送所述數據。

3.如權利要求2所述的集成電路，其中，提供在所述輔助處理單元中的數據存儲單元作為所述主處理單元的內部存儲器的一部分而被所述主處理單元訪問；

其中，所述輔助處理單元具有標記寄存器，在對所述數據存儲單元的相同存儲地址同時進行來自所述主處理單元的讀訪問和來自所述輔助處理單元的寫訪問的情況下，當等待對來自所述輔助處理單元的寫訪問響應的操作時，所述標記寄存器將被所述主處理單元讀取的部分數據進行了更新的事實通知所述主處理單元；以及

其中，所述輔助處理單元執行有關所述主處理單元的處理，以在所述主處理單元的讀操作期間或之后，使得由所述主處理單元讀取的數據符合一致性。

4.如權利要求1至3中的任一項所述的集成電路，其中，當所述主處理單元變為空閑狀態時，停止向所述主處理單元提供時鐘，并且降低所述主處理單元的電源電壓；以及

其中，當所述主處理單元在所述空閑狀態中時，所述輔助處理單元執行中斷處理、或從所述外圍設備的數據輸入、或向所述外圍設備的數據輸出，而不使用所述主處理單元。

5.如權利要求1至4中的任一項所述的集成電路，其中，所述輔助處理單元以等于或小于所述主處理單元的操作頻率的操作頻率進行操作，或者以異步模式進行操作。

6.如權利要求1至4中的任一項所述的集成電路，其中，由每個處理模式或每個處理條件改變所述輔助處理單元的操作頻率；以及

其中，所述輔助處理單元以異步模式進行操作。

7.如權利要求5或6所述的集成電路，其中，當所述主處理單元處于所述空閑狀態中時，所述輔助處理單元以所述異步模式進行操作。

8.如權利要求1至7中的任一項所述的集成電路，其中，由所述輔助處理單元提取從所述外圍設備輸入的數據；

其中，所述輔助處理單元將所提取的數據與過去提取的、并存儲在所述數據存儲單元中的數據進行比較；

其中，當所述數據的量的差等于或小于預定值時，不將所提取的數據存儲在所述數據存儲單元中；以及

其中，當所述數據的量的差大于所述預定值時，將所提取的數據存儲在所述數據存儲單元中。

9.如權利要求8所述的集成電路，其中，當從所述外圍設備提取數據的頻率大于預定值時，所述輔助處理單元逐步地提高所述操作頻率；以及

其中，當所述數據存儲單元的存儲數據的大小超過預定值時，所述輔助處理單元集中地將所述數據傳送至外部存儲器，并將所述數據被傳送到所述外部存儲器的事實通知所述主處理單元。

10.一種電子設備，包括：

根據權利要求1至9中任一項所述的集成電路，

其中，所述集成電路上連接了外部設備。