[發(fā)明專利]閃存中的倒序頁(yè)寫入

有效

• 申請(qǐng)?zhí)枺?/td>: 200980122793.1
• 申請(qǐng)日: 2009-06-15
• 公開(kāi)（公告）號(hào): CN102067237A
• 公開(kāi)（公告）日: 2011-05-18
• 發(fā)明（設(shè)計(jì)）人: 梅納赫姆·拉瑟
• 申請(qǐng)（專利權(quán)）人: 桑迪士克以色列有限公司
• 主分類號(hào): G11C16/10
• 分類號(hào): G11C16/10
• 代理公司: 北京市柳沈律師事務(wù)所 11105
• 代理人: 黃小臨

技術(shù)領(lǐng)域

在此描述的是寫和讀閃存的方法以及被這樣讀和寫的閃存器件和系統(tǒng)。

背景技術(shù)

諸如NAND閃存的閃存被構(gòu)造為存儲(chǔ)器單元的矩形陣列。這些單元被安排在正交的位線和字線中。通過(guò)將足夠的電荷注入到單元的浮置柵極中以將單元的閾值電壓置于閾值電壓的范圍內(nèi)來(lái)向每個(gè)單元寫入一位或多位數(shù)據(jù)，其中該閾值電壓的范圍表示該位或那些位的值。通過(guò)比較閃存單元的閾值電壓與參考電壓來(lái)讀閃存單元，其中這些參考電壓標(biāo)記各閾值電壓范圍之間的邊界。在NAND閃存的情況下，一次一個(gè)完整字線地寫和讀各單元。字線20進(jìn)一步被分組為塊，使得一次一整塊地擦除各單元。

一個(gè)給定塊的字線順序地被寫。在一塊的第一字線被寫之后，寫該塊的隨后字線可能干擾先前被寫的字線，因?yàn)閷㈦姾勺⑷胍粭l字線的各單元的浮置柵極中還可能影響到相鄰字線的單元中的電場(chǎng)，由此可能將附近的先前被寫的字線的各單元的閾值電壓增加到改變由先前被寫的附近的字線的各閾值電壓所表示的各位值的點(diǎn)。在連續(xù)地被寫的閃存單元之間的這種耦合稱為Yupin效應(yīng)。

已知兩種常用的方法來(lái)減輕Yupin效應(yīng)。第一方法是：無(wú)論何時(shí)讀一塊中的除了最后被寫的字線以外的字線時(shí)，首先還讀該塊中的在目標(biāo)字線被寫之后被寫的一條或多條字線，根據(jù)如被讀的其他字線的單元的閾值電壓來(lái)調(diào)整要用于讀目標(biāo)字線的參考電壓，并使用調(diào)整的參考電壓來(lái)讀目標(biāo)字線。該方法的缺點(diǎn)是，其通過(guò)要求讀取兩條或更多條字線以便正確地讀目標(biāo)字線而減慢了對(duì)目標(biāo)字線的讀。第二方法是通過(guò)將稍微小于足夠的電荷注入到單元的浮置柵極中以將單元的閾值電壓升高到期望的電平來(lái)寫一塊中的除了最后的字線以外的各字線。然后，對(duì)于每條目標(biāo)字線，在可能干擾對(duì)目標(biāo)字線的寫的其他字線已這樣被寫之后，更多電荷被注入到其閾值電壓由于與其他字線的寫相關(guān)的干擾而還沒(méi)升高到其期望值的目標(biāo)字線的各單元中，以將這些閾值電壓升高到其期望值。該方法的缺點(diǎn)是其減慢了各字線的寫。實(shí)質(zhì)上，該塊中除了最后的字線以外的所有字線都必須被寫兩次。

發(fā)明內(nèi)容

在此提供了存儲(chǔ)數(shù)據(jù)的方法，該數(shù)據(jù)被組織在根據(jù)邏輯頁(yè)地址順序而排序的多個(gè)頁(yè)中，該方法包括：(a)提供包括塊的存儲(chǔ)器，所述塊包括按字線寫順序連續(xù)被寫的多條字線；(b)接收所述多頁(yè)數(shù)據(jù)；以及(c)將所述多頁(yè)寫入到所述多條字線，被連續(xù)地寫入的各頁(yè)的邏輯頁(yè)地址順序?yàn)槭沟帽粚懭氲剿鲎志€中的任意一條的每頁(yè)具有比被寫入到任意隨后被寫的字線的任意頁(yè)更高的邏輯頁(yè)地址，而不管這些頁(yè)按何順序被接收。

在此還提供了存儲(chǔ)數(shù)據(jù)的方法，該數(shù)據(jù)被組織在根據(jù)邏輯頁(yè)地址順序而排序的多個(gè)頁(yè)中，該方法包括：(a)接收所述多頁(yè)數(shù)據(jù)；以及(b)將各頁(yè)數(shù)據(jù)發(fā)送到包括塊的存儲(chǔ)器，所述塊包括按字線寫順序連續(xù)被寫的多條字線，所述各頁(yè)按發(fā)送順序被發(fā)送，使得被寫入到所述字線中的任意一條的每頁(yè)具有比被寫入到任意隨后被寫的字線的任意頁(yè)更高的邏輯頁(yè)地址，而不管這些頁(yè)按何順序被接收。

在此還提供了存儲(chǔ)器器件控制器，其可操作以：(a)接收多個(gè)頁(yè)以存儲(chǔ)在存儲(chǔ)器塊中，所述存儲(chǔ)器塊包括按字線寫順序連續(xù)被寫的多條字線，這些頁(yè)根據(jù)邏輯頁(yè)地址順序被排序；以及(b)按發(fā)送順序?qū)⒏黜?yè)發(fā)送到存儲(chǔ)器塊，使得被寫入到所述字線中的任意一條的每頁(yè)具有比被寫入到任意隨后被寫的字線的任意頁(yè)更高的邏輯頁(yè)地址，而不管這些頁(yè)按何順序被接收。

在此還提供了一種系統(tǒng)，包括：(a)非易失性存儲(chǔ)器，其中存儲(chǔ)了存儲(chǔ)器器件的驅(qū)動(dòng)器，該存儲(chǔ)器器件包括存儲(chǔ)器塊和寫電路，所述存儲(chǔ)器塊包括多條字線，所述寫電路可操作以按字線寫順序連續(xù)地寫字線，所述驅(qū)動(dòng)器包括：(i)用于接收多頁(yè)數(shù)據(jù)以存儲(chǔ)在存儲(chǔ)器器件中的代碼，這些頁(yè)根據(jù)邏輯頁(yè)地址順序被排序；以及(ii)用于按照發(fā)送順序?qū)⒏黜?yè)發(fā)送到所述寫電路、使得被寫入到所述字線中的任意一條的每頁(yè)具有比被寫入到任意隨后被寫的字線的任意頁(yè)更高的邏輯頁(yè)地址、而不管這些頁(yè)按何順序被接收的代碼；以及(b)處理器，用于執(zhí)行所述代碼。

在此還提供了計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，具有嵌入在其上的計(jì)算機(jī)可讀代碼，所述計(jì)算機(jī)可讀代碼是用于存儲(chǔ)器器件的驅(qū)動(dòng)器代碼，該存儲(chǔ)器器件包括：存儲(chǔ)器塊，具有多條字線；寫電路，用于按字線寫順序連續(xù)地寫字線；以及讀電路，用于從所選字線讀，所述計(jì)算機(jī)可讀代碼包括：(a)用于接收多頁(yè)數(shù)據(jù)以存儲(chǔ)在存儲(chǔ)器器件中的程序代碼，這些頁(yè)根據(jù)邏輯頁(yè)地址順序被排序；以及(b)用于按照發(fā)送順序?qū)⒏黜?yè)發(fā)送到所述寫電路、使得被寫入到所述字線中的任意一條的每頁(yè)具有比被寫入到任意隨后被寫的字線的任意頁(yè)更高的邏輯頁(yè)地址、而不管這些頁(yè)按何順序被接收的程序代碼。