[發(fā)明專利]用于數(shù)控振蕩器的動(dòng)態(tài)校準(zhǔn)技術(shù)

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 200980121708.X
• 申請(qǐng)日: 2009-06-08
• 公開(kāi)（公告）號(hào): CN102057577A
• 公開(kāi)（公告）日: 2011-05-11
• 發(fā)明（設(shè)計(jì)）人: 孫博;加里·約翰·巴蘭坦;拉賈戈帕蘭·蘭加拉揚(yáng)
• 申請(qǐng)（專利權(quán)）人: 高通股份有限公司
• 主分類(lèi)號(hào): H03L7/099
• 分類(lèi)號(hào): H03L7/099;H04B1/04;H04B1/16;H03B5/12
• 代理公司: 北京律盟知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司 11287
• 代理人: 宋獻(xiàn)濤

1.一種校準(zhǔn)數(shù)控振蕩器(DCO)的方法，其包含：

確定用于操作所述DCO的調(diào)諧碼的初始集合；

識(shí)別從所述初始集合產(chǎn)生的輸出頻率的范圍；

識(shí)別在所述頻率范圍中的重疊的至少一個(gè)例子；以及

從所述初始集合移除對(duì)應(yīng)于所述至少一個(gè)重疊例子的調(diào)諧碼以建立修正集合。

2.根據(jù)權(quán)利要求1所述的方法，其進(jìn)一步包含：

識(shí)別在所述頻率范圍中的至少一個(gè)間隙；以及

將調(diào)諧碼添加到所述初始集合，所述經(jīng)添加的調(diào)諧碼對(duì)應(yīng)于實(shí)質(zhì)上填充所述至少一個(gè)間隙的輸出頻率值。

3.根據(jù)權(quán)利要求1所述的方法，其中將所述初始集合和所述修正集合編碼于映射表中。

4.根據(jù)權(quán)利要求1所述的方法，其中所述DCO為鎖相環(huán)(PLL)的一部分。

5.根據(jù)權(quán)利要求4所述的方法，其中所述識(shí)別重疊的至少一個(gè)例子包含測(cè)量所述PLL的交流(AC)均方根(RMS)控制值。

6.根據(jù)權(quán)利要求1所述的方法，其中所述識(shí)別重疊的至少一個(gè)例子包含測(cè)量所述初始集合的多個(gè)連續(xù)調(diào)諧碼的對(duì)應(yīng)輸出頻率。

7.根據(jù)權(quán)利要求6所述的方法，其中在芯片初始化時(shí)執(zhí)行所述識(shí)別重疊的至少一個(gè)例子。

8.一種無(wú)線通信裝置，其包含：

數(shù)控振蕩器(DCO)；以及

處理系統(tǒng)，其經(jīng)配置以確定用于操作所述DCO的調(diào)諧碼的初始集合、識(shí)別從所述初始集合產(chǎn)生的輸出頻率的范圍、識(shí)別在所述頻率范圍中的重疊的至少一個(gè)例子，以及從所述初始集合移除對(duì)應(yīng)于所述至少一個(gè)重疊例子的調(diào)諧碼以建立修正集合。

9.根據(jù)權(quán)利要求8所述的無(wú)線通信裝置，其中所述處理系統(tǒng)進(jìn)一步經(jīng)配置以識(shí)別在所述頻率范圍中的至少一個(gè)間隙，且將調(diào)諧碼添加到所述初始集合，所述經(jīng)添加的調(diào)諧碼對(duì)應(yīng)于實(shí)質(zhì)上填充所述至少一個(gè)間隙的輸出頻率值。

10.根據(jù)權(quán)利要求8所述的無(wú)線通信裝置，其中所述初始集合和所述修正集合存儲(chǔ)于映射表中。

11.根據(jù)權(quán)利要求8所述的無(wú)線通信裝置，其中所述DCO為鎖相環(huán)(PLL)的一部分。

12.根據(jù)權(quán)利要求11所述的無(wú)線通信裝置，其中所述識(shí)別重疊的至少一個(gè)例子包含測(cè)量所述PLL的交流(AC)均方根(RMS)控制值。

13.根據(jù)權(quán)利要求8所述的無(wú)線通信裝置，其中所述識(shí)別重疊的至少一個(gè)例子包含測(cè)量所述初始集合的多個(gè)連續(xù)調(diào)諧碼的對(duì)應(yīng)輸出頻率。

14.根據(jù)權(quán)利要求13所述的無(wú)線通信裝置，其中所述識(shí)別重疊的至少一個(gè)例子是在芯片初始化時(shí)執(zhí)行。

15.一種設(shè)備，其包含：

數(shù)控振蕩器(DCO)；

用于確定用于操作所述DCO的調(diào)諧碼的初始集合的裝置；

用于識(shí)別對(duì)應(yīng)輸出頻率的范圍的裝置；

用于識(shí)別在所述頻率范圍中的重疊的至少一個(gè)例子的裝置；以及

用于從所述初始集合移除對(duì)應(yīng)于所述至少一個(gè)重疊例子的調(diào)諧碼以建立修正集合的裝置。

16.根據(jù)權(quán)利要求15所述的設(shè)備，其進(jìn)一步包含：

用于識(shí)別在所述頻率范圍中的至少一個(gè)間隙的裝置；

用于將調(diào)諧碼添加到所述初始集合的裝置，所述經(jīng)添加的調(diào)諧碼對(duì)應(yīng)于實(shí)質(zhì)上填充所述至少一個(gè)間隙的輸出頻率值。

17.根據(jù)權(quán)利要求15所述的設(shè)備，其中所述初始集合和所述修正集合存儲(chǔ)于映射表中。

18.根據(jù)權(quán)利要求15所述的設(shè)備，其中所述DCO為鎖相環(huán)(PLL)的一部分。

19.根據(jù)權(quán)利要求18所述的設(shè)備，其中所述識(shí)別重疊的至少一個(gè)例子的裝置包含用于測(cè)量所述PLL的交流(AC)均方根(RMS)控制值的裝置。

20.根據(jù)權(quán)利要求15所述的設(shè)備，其中所述用于識(shí)別重疊的至少一個(gè)例子的裝置包含用于測(cè)量所述初始集合的多個(gè)連續(xù)調(diào)諧碼的對(duì)應(yīng)輸出頻率的裝置。

21.根據(jù)權(quán)利要求20所述的設(shè)備，其中所述識(shí)別重疊的至少一個(gè)例子是在芯片初始化時(shí)執(zhí)行。