[發(fā)明專利]帶有動(dòng)態(tài)數(shù)據(jù)鎖存器要求的高速緩存操作中的適應(yīng)性算法

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 200980117908.8
• 申請(qǐng)日: 2009-02-19
• 公開(kāi)（公告）號(hào): CN102037519A
• 公開(kāi)（公告）日: 2011-04-27
• 發(fā)明（設(shè)計(jì)）人: 李艷;戈保凌
• 申請(qǐng)（專利權(quán)）人: 桑迪士克公司
• 主分類號(hào): G11C16/10
• 分類號(hào): G11C16/10;G11C7/10;G11C11/56
• 代理公司: 北京市柳沈律師事務(wù)所 11105
• 代理人: 黃小臨

技術(shù)領(lǐng)域

本發(fā)明一般涉及非易失性半導(dǎo)體存儲(chǔ)器，諸如電可擦除可編程只讀存儲(chǔ)器(EEPROM)和快閃EEPROM，具體地涉及基于允許重疊存儲(chǔ)器操作的共享鎖存器結(jié)構(gòu)的高速緩存操作。

背景技術(shù)

在諸如閃存的非易失性存儲(chǔ)器的設(shè)計(jì)中，存在通過(guò)增加這些存儲(chǔ)器的存儲(chǔ)密度、提高其性能、并降低功耗來(lái)改善其存儲(chǔ)的連續(xù)處理。這些要求之一的改善將經(jīng)常對(duì)其他要求之一帶來(lái)負(fù)面影響。例如，為了改進(jìn)存儲(chǔ)密度，可以使用具有每單元多級(jí)別(1evel)的閃存來(lái)替代二進(jìn)制芯片；但是，在多狀態(tài)存儲(chǔ)器中，比如在各狀態(tài)間的容許量變得更嚴(yán)格時(shí)寫(xiě)入數(shù)據(jù)的情況下，操作的速度會(huì)更慢。從而，具有多級(jí)別單元的存儲(chǔ)器的性能級(jí)別具有很大范圍來(lái)改善。

這些和相關(guān)問(wèn)題與另外的背景信息在美國(guó)專利申請(qǐng)公開(kāi)號(hào)US-2006-0221704A1和US-2007-0109867-A1的背景技術(shù)部分中給出。以下美國(guó)專利申請(qǐng)公開(kāi)號(hào)也提供了另外的背景信息：US?2006-0233023-A1；US2006-0233021-A1；US?2006-0221696-A1；US?2006-0233010-A1；US2006-0239080-A1；以及US?2007-0002626-A1。如下所述，所有這些通過(guò)參考全部并于此。

因此，存在對(duì)于高性能和高容量的非易失性存儲(chǔ)器的普遍需要。具體地，存在對(duì)于一種緊湊和有效的、帶有增強(qiáng)的讀取和編程性能的緊湊非易失性存儲(chǔ)器的需要，該非易失性存儲(chǔ)器具有改善的處理器，還高度通用于處理讀/寫(xiě)電路中的數(shù)據(jù)。

發(fā)明內(nèi)容

本發(fā)明給出了非易失性存儲(chǔ)器和相應(yīng)的操作方法，其中存儲(chǔ)器具有可尋址的頁(yè)，并且為一個(gè)尋址的頁(yè)的每個(gè)存儲(chǔ)器單元提供了可以鎖存預(yù)定數(shù)量的位的一組相應(yīng)的數(shù)據(jù)鎖存器。該存儲(chǔ)器可以使用存儲(chǔ)在相應(yīng)組的數(shù)據(jù)鎖存器中的第一數(shù)據(jù)集對(duì)指定組的一個(gè)或多個(gè)尋址的頁(yè)進(jìn)行第一操作(例如諸如寫(xiě)入)，并且還接收對(duì)于也使用帶有第二數(shù)據(jù)集的這些相應(yīng)的數(shù)據(jù)鎖存器中的一些的第二操作(例如諸如讀取)的請(qǐng)求。在所述第一操作期間，當(dāng)相應(yīng)的每組的至少一個(gè)數(shù)據(jù)鎖存器變得可用于所述第二操作時(shí)，確定是否存在足夠數(shù)量的相應(yīng)組的數(shù)據(jù)鎖存器來(lái)在所述第一操作期間進(jìn)行所述第二操作；如果不存在，則延遲第二操作。在另外的方面，當(dāng)足夠數(shù)量的鎖存器變得可用時(shí)，所述存儲(chǔ)器隨后在所述第一操作期間進(jìn)行所述第二操作；并且如果響應(yīng)于確定是否存在足夠數(shù)量的相應(yīng)組的數(shù)據(jù)鎖存器來(lái)進(jìn)行所述第二操作，確定存在足夠的數(shù)量，則在所述第一操作期間進(jìn)行所述第二操作。

本發(fā)明的各個(gè)方面、優(yōu)點(diǎn)、特征和實(shí)施例被包括在其示例例子的以下描述中，該描述應(yīng)與附圖來(lái)結(jié)合。在此所參考的所有專利、專利申請(qǐng)、文章、其他公開(kāi)物、文檔和事物為了所有目的通過(guò)以其全部?jī)?nèi)容的此參考而被并于此。對(duì)于在任何并入的公開(kāi)物、文檔或事物與本申請(qǐng)之間的術(shù)語(yǔ)的定義和使用中的任何不一致或矛盾之處，應(yīng)以本申請(qǐng)的定義和使用為準(zhǔn)。

附圖說(shuō)明

圖1圖示了在高速緩存編程操作內(nèi)插入讀。

圖2圖示了在高速緩存擦除操作內(nèi)插入讀。

圖3示出了對(duì)于頁(yè)以及一些相應(yīng)的先行讀取的具體編程順序。

圖4圖示了當(dāng)沒(méi)有足夠的鎖存器可用時(shí)在高速緩存編程操作內(nèi)插入讀。

圖5圖示了當(dāng)沒(méi)有足夠的鎖存器可用時(shí)在高速緩存擦除操作內(nèi)插入讀。

圖6是當(dāng)沒(méi)有足夠的鎖存器可用時(shí)在高速緩存編程操作內(nèi)插入讀的另一例子。

圖7示意性示出了各種高速緩存點(diǎn)如何出現(xiàn)。

圖8是對(duì)于適應(yīng)性算法的一個(gè)基本實(shí)施例的流程圖。

具體實(shí)施方式

具有每單元多級(jí)別的非易失性存儲(chǔ)器，諸如NAND閃存，被用于替換二進(jìn)制芯片，存在對(duì)于改進(jìn)性能的普遍贊同的需要。一組性能增強(qiáng)的方法是基于利用復(fù)雜的高速緩存算法來(lái)同時(shí)進(jìn)行并行計(jì)算。一些這樣的增強(qiáng)的例子在美國(guó)專利申請(qǐng)公開(kāi)號(hào)US-2006-0221704-A1和US-2007-0109867-A1中給出。還參考以下美國(guó)專利申請(qǐng)公開(kāi)號(hào)，其提供了關(guān)于許多方面的另外的細(xì)節(jié)：US2006-0233023-A1；US?2006-0233021-A1；US?2006-0221696-A1；US2006-0233010-A1；US?2006-0239080-A1；以及US?2007-0002626-A1。所有這些參考與其中所列的參考一起通過(guò)引用全部并于此，如上所述。以下描述技術(shù)中的一些來(lái)提供隨后開(kāi)發(fā)的背景(context)，但是為了進(jìn)一步的細(xì)節(jié)請(qǐng)參考這些在先申請(qǐng)。在這點(diǎn)上，在某種程度上可以認(rèn)為以下是那兒所描述的內(nèi)容的進(jìn)一步研究。