[發明專利]用于實時功率估算的采樣芯片活動

有效

• 申請號: 200980117897.3
• 申請日: 2009-04-10
• 公開（公告）號: CN102272735A
• 公開（公告）日: 2011-12-07
• 發明（設計）人: S·D·納夫齊格
• 申請（專利權）人: 先進微裝置公司
• 主分類號: G06F11/30
• 分類號: G06F11/30;G06F1/26
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;王錦陽

技術領域

本發明是有關電子電路，尤有關一種經濟而有效的方法，可重復且精確地實時估算功率。

背景技術

當前集成電路(IC)的功率消耗已經造成每一代半導體芯片越來越多的設計問題。增加的IC功率消耗直接影響建構系統的成本。當功率消耗增加時，為了移除多余熱量并防止IC故障，必須使用更昂貴的冷卻系統(例如較大的風扇與散熱器)，而冷卻系統卻會增加系統的成本。IC功率消耗的限制不只是可攜式計算機與行動通訊裝置的問題，也是高效能超純量微處理器(superscalar?microprocessor)的問題，該微處理器可包含多個處理器核心(簡稱核心)以及核心內的多條管線(pipeline)。

IC(例如現代的互補金屬氧化半導體(CMOS)芯片)的功率消耗是與數學式αfCV²成比例。符號α是切換因子(switching?factor)、或節點在時鐘周期期間將令充電或放電的機率。符號f是芯片的操作頻率。符號C是等效電容、或是在時鐘周期中待充電或待放電的切換電容。符號V是芯片的操作電壓。當企圖減低芯片的功率消耗與減低晶體管內的靜電場時，可降低功率供給電壓V。功率供給電壓的降低是有限度的，這是因為電壓的降低會減少可流過晶體管的電流量，因此會增加通過晶體管的傳播延遲(propagation?delay)。如果為了較早導通(turn-on)晶體管并幫助維持效能而減低了臨限電壓，卻會增加晶體管的漏電流。晶體管漏電流的增加將同時增加功率消耗與邏輯故障的可能性。

在每個世代核心上的裝置和金屬布線的幾何尺寸正在縮減。超純量設計增加在晶粒上的集成電路密度，并具有多條管線、較大快取與較復雜的邏輯。因此，每個時鐘周期可切換的節點數量便顯著增加。操作頻率也隨著每個世代而不斷增加。對于芯片中某些區塊或單元，可藉由關閉非使用周期期間該等區域的時鐘以降低切換因子α。因此，雖然操作電壓和切換因子可隨著IC的每個世代而一直減少，但是IC功率消耗式子中的其它項目卻一直增加并導致整體功率消耗的增加。對于此功率消耗增加的一些解決方案包含微體系結構(microarchitectural)與電路階層(circuit-level)的技術兩者。

這些設計技術是藉由在實時估算功率消耗的努力來協助的。舉例來說，當執行一個或多個應用程序時，如果知道核心的實時功率消耗、也將該功率消耗傳達至功率管理器(power?manager)，則功率管理器便可改變操作的供應電壓、操作頻率或兩者，以在低功率消耗周期期間增加效能、或在高功率消耗周期期間減少功率消耗。

欲達成實時功率估算可藉由一種監控器，在特定時鐘周期期間量測晶粒上的切換電容。節點電容Cac同時包括經切換的電容(或ac)電容、以及源自交變電流(crossover?current)的有效電容。對于指定部分而言，當操作已經達到溫度極限時，漏電流是固定的。此漏電流數值可根據在測試時間所量測的熔入功率偏移(fused-in?power?offset)來說明。基于以下討論的可重復性理由，并不鼓勵企圖利用由溫度所引起之漏電流變量。因此為了獲得芯片功率準確而實時的估算，所需要的是操作的供應電壓(系被數字地設定)、操作頻率(系為已知)、在測試期間發現的熔入漏電流值、以及在特定時鐘周期內所切換之設計中的節點數量與節點電容Cac的量測值。后項Cac并不是從半導體芯片上直接量測到的數值。

芯片內監控器(on-chip?monitor)可企圖量測切換節點的電容Cac。該監控器可量測單一核心或具有多個核心之處理器內的指令發行速度(instruction?issue?rate)。如果能監控主要組件(例如指令發行隊列、重排序緩沖區、實體寄存器檔案、執行單元等等)的行為與它們個別間的交互作用，便可增加準確度。然而，為達此目的卻采樣數百個信號將付出額外的金屬線路、增加電路與增加功率消耗的巨額代價。