[發明專利]多電壓靜電放電保護

有效

• 申請號: 200980115772.7
• 申請日: 2009-02-20
• 公開（公告）號: CN102017144A
• 公開（公告）日: 2011-04-13
• 發明（設計）人: 詹姆斯·D·惠特菲爾德;蔡·伊安·吉爾;阿比亞特·戈亞爾;詹柔英
• 申請（專利權）人: 飛思卡爾半導體公司
• 主分類號: H01L27/04
• 分類號: H01L27/04
• 代理公司: 中原信達知識產權代理有限責任公司 11219
• 代理人: 劉光明;穆德駿

技術領域

本發明通常涉及電子元件的靜電放電(ESD)保護，更具體地，涉及半導體組件和集成電路的ESD保護。

背景技術

目前的電子設備，尤其是半導體(SC)設備和集成電路(IC)存在由于靜電放電(ESD)事件引起損害的危險。眾所周知，通過人或機器或兩者同時由于操作SC設備和IC產生的靜電放電會產生過電壓。因此，通常會在SC設備和IC的輸入/輸出(I/O)和其他端子之間提供ESD箝位器(電壓限制設備)。

圖1是電路20的簡化的示意圖，其中ESD箝位器21設置在SC設備或IC的輸入/輸出(I/O)端子22和地或公共端子23之間，以保護芯片上的其他設備，也就是說，保護同樣連接到I/O端子22和公共(例如，“GND”)端子23的電路核心24。I/O端子22更加通常被稱為“第一端子”22并且除了輸入和輸出之外還包括其他功能，GND端子23更加通常被稱為“第二端子”23并且除了連接到公共端子或參考電位或總線之外還包括其他功能。ESD箝位器21中的穩壓二極管符號21’象征性地表示ESD箝位器21的功能為限制跨電路核心24的電壓，不考慮外部端子22、23上出現的電壓。ESD箝位器21可以包括或不包括一個實際的穩壓二極管。在此使用的縮寫“GND”指代特定電路或電子元件的公共端子或參考端子，不考慮其是否實際連接到地回路，縮寫“I/O”意在包括由ESD箝位器保護的SC設備或IC的任意端子。

圖2是描述現有技術中的ESD箝位器31的內部組件的簡化的示意圖，ESD箝位器31取代ESD箝位器21插入電路20中。ESD箝位器31包括場效應晶體管25，該晶體管25具有源極26、漏極27、柵極28和體觸點(body?contact)29和并聯的電阻30、32。電阻30從柵極28連接到節點34，該節點34進而連接到GND端子23和源極26。電阻32從晶體管25的體觸點29連接到節點34，該節點34進而連接到GND端子23和源極26。當端子22、23之間的電壓超過被稱為“觸發電壓Vt1”的預定限值時，晶體管25導通，理想地將端子22、23之間的電壓箝位在比能夠損害電路核心24的電壓值低的水平。選擇晶體管25的橫向尺寸以能夠減弱預期的ESD電流，同時不允許端子22、23之間的電壓超過觸發電壓Vt1。這樣的ESD箝位器在現有技術中是熟知的。圖3是ESD箝位器的典型的電流—電壓特性的示意圖，其中電壓Vt1被稱為觸發電壓，電壓Vh被稱為保持電壓。

附圖說明

下面結合以下附圖對本發明進行解釋，其中同樣的數字代表相類似的元件，其中：

圖1是采用ESD箝位器來防止靜電放電(ESD)事件損壞電路核心的普通ESD保護電路的簡化示意圖。

圖2是示出現有技術ESD箝位器的內部組件的簡化示意圖。

圖3是如圖2所示的ESD箝位器的典型的電流-電壓特性的示意圖。

圖4是示出根據本發明一個實施例的ESD箝位器的內部組件的簡化示意圖。

圖5是示出根據本發明另一個實施例的ESD箝位器的內部組件的簡化示意圖。

圖6是示出根據本發明又一個實施例的偏壓系統和ESD箝位器的內部組件的簡化示意圖。

圖7是對于如圖4-6所示電路在采取不同的偏置電壓Vb的情況下，作為ESD電壓的函數的ESD電流的曲線圖，其中ESD電壓以伏特為單位，ESD電流以安培為單位。

圖8是作為時間的函數的瞬態泄漏電流的曲線圖，其中電流以毫安為單位，時間以微秒為單位。此曲線圖顯示了不同ESD箝位器對短數據脈沖的響應。

圖9-10是示出根據本發明的另一個實施例的采用圖4-6的ESD箝位器級聯配置實施的更高電壓ESD箝位器的內部組件的簡化示意圖。

圖11是示出根據本發明又一個實施例的雙向ESD箝位器的內部組件的簡化示意圖。

具體實施方式

下面的具體描述本質上僅作為示例，并不用于限定本發明或本發明的應用和使用。并且，在技術領域、背景技術或下面的具體描述中所給出的任何明示的或隱含的技術內容并不用于限定本發明的范圍。

為了簡單清楚地敘述，附圖描述了結構的一般構造方法，省略了公知的特征和技術的描述和具體細節，以避免對本發明不必要的模糊。另外，附圖所示元件并不一定按比例繪制。例如，附圖所示的一些元件的尺寸或區域相對于其他元件或區域被擴大，以更好地理解本發明。