[發(fā)明專利]形成含納米叢集介電層的方法及包括上述介電層的裝置

有效

• 申請?zhí)枺?/td>: 200980115727.1
• 申請日: 2009-04-22
• 公開（公告）號: CN102037547A
• 公開（公告）日: 2011-04-27
• 發(fā)明（設(shè)計）人: 賈奈許·B·P·寇朱普瑞克;溫·貝斯林;喬罕·H·克魯托克;羅伯圖斯·A·M·沃爾特;弗萊迪·盧茲本
• 申請（專利權(quán)）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28;C23C14/08;C23C16/40;H01L21/314;H01L29/423;H01L29/51
• 代理公司: 隆天國際知識產(chǎn)權(quán)代理有限公司 72003
• 代理人: 姜燕;陳晨

技術(shù)領(lǐng)域

本發(fā)明涉及一種于一半導(dǎo)體裝置的一額外層上形成一含納米叢集介電層的方法。

本發(fā)明尤其涉及一種包括上述一介電層的半導(dǎo)體裝置。

背景技術(shù)

半導(dǎo)體元件的不間斷地微型化，觸發(fā)半導(dǎo)體元件的新材料和新設(shè)計的研發(fā)，以克服關(guān)于上述半導(dǎo)體元件微型化的問題。舉例來說，例如晶體管和存儲器晶胞的半導(dǎo)體元件中介電層的層厚度降低，不僅會增加元件的開關(guān)速度，而且會增加穿過上述介電層的漏電。為了克服漏電問題，使用所謂的高介電常數(shù)材料做為介電層。這些材料具有實質(zhì)上高于氧化硅的介電常數(shù)的一介電常數(shù)。有時，一高介電常數(shù)材料定義為介電常數(shù)至少為五的一材料。

理想地，結(jié)合一高介電常數(shù)(k)的一介電材料具有一高介電擊穿電場(E_BD)，例如以促進(jìn)使用上述介電材料為例如晶體管的半導(dǎo)體元件中的柵極氧化層，或一電容中的介電層。對于一同質(zhì)介電薄膜的這些參數(shù)之間經(jīng)驗上的關(guān)系規(guī)定為：

EBD=20k---(1)]]>

因此，可以看到的是得到一適當(dāng)?shù)慕殡姴牧蠈?yīng)于得到上述材料的介電擊穿和介電特性之間一良好的權(quán)衡關(guān)系。此外，明顯的是上述同質(zhì)介電薄膜，不管是一非晶形式或是一結(jié)晶形式，具有一特性限制，其會禁止上述材料的在高性能領(lǐng)域及/或進(jìn)一步深次微米工藝的使用。

美國專利公開號US?2005/0067651揭示用于半導(dǎo)體元的數(shù)個堆疊介電層，其由鑭系元素氧化物形成，例如氧化鋯(ZrO₂)和例如氧化鐠(Pr₂O₃)、氧化釹(Nd₂O₃)、氧化釤(Sm₂O₃)、氧化釓(Gd₂O₃)、氧化鏑(Dy₂O₃)和鐠鈦氧化物(PrTi_xO_y)，其中x和y為變數(shù)且于1.0x對0.9-1.0y的范圍內(nèi)。上述堆疊介電層。上述堆疊層，其可使用反應(yīng)式連續(xù)原子層沉積法(RS-ALD，也為已知的原子層沉積法(ALD))技術(shù)成長，具有一較高的結(jié)合介電常數(shù)，例如k＝12-24，依據(jù)使用的層厚度而定。

然而，一問題為上述堆疊介電層表現(xiàn)出麥克斯韋-瓦格納效應(yīng)(Maxwell-Wagner?effect)，其意指上述堆疊介電層的擊穿電場不會被改善。

起因于半導(dǎo)體元件的不間斷地微型化的一個問題為在例如一非易失性存儲器晶胞的一半導(dǎo)體元件的一電荷保存層的足夠電荷保存能力的問題。這種晶胞陣列可具有內(nèi)嵌于一互補式金屬氧化物半導(dǎo)體晶體管元件的一柵極氧化物中的一浮置柵極結(jié)構(gòu)，其中每當(dāng)有需要時可以存儲或抽出電荷以寫入或讀取信息。圖1表示具有一浮置柵極配置的一典型公知非易失性存儲器晶胞。上述晶胞包括基板110，其中利用一溝道120隔開一源極112和一漏極116。一穿隧氧化層120覆蓋上述溝道116，且上述穿隧氧化層120被一浮置柵極氧化物130和一接觸氧化物140覆蓋。上述穿隧氧化層120可為一高介電常數(shù)氧化材料以促進(jìn)具有一增加的厚度和改善的電荷保存能力的一穿隧氧化層120的使用性。在上述非易失性存儲器晶胞存儲電荷的期間，電荷125利用富爾-諾罕穿隧工藝(Fowler-Nordheim?tunneling?process)穿隧過上述穿隧氧化層120，且聚集于上述穿隧氧化層120和上述浮置柵極氧化物130之間的上述界面上。這些電子會維持在位于上述界面直到對漏極施加一反向偏壓，以抽出上述電子。此為這種非易失性存儲器晶胞的抹除機(jī)制。

關(guān)于元件的不間斷地微型化的問題的其中之一為當(dāng)薄化上述浮置柵極氧化物130時，存儲于上述浮置柵極氧化物130和上述穿隧氧化層120之間的上述界面的電荷會開始漏失，其會威脅上述晶胞的電荷保存能力和可靠度。此外，當(dāng)上述晶胞的表面面積也微型化時，減少可以存儲于上述晶胞中的電荷數(shù)量。此情形也會威脅上述晶胞的電荷保存能力和可靠度。