[發(fā)明專利]用于實(shí)現(xiàn)PCRAM設(shè)備的自參考讀取操作的方法和裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 200980115536.5
• 申請(qǐng)日: 2009-04-23
• 公開（公告）號(hào): CN102016811A
• 公開（公告）日: 2011-04-13
• 發(fā)明（設(shè)計(jì)）人: M·C·拉莫雷伊;T·M·馬菲特
• 申請(qǐng)（專利權(quán)）人: 國際商業(yè)機(jī)器公司
• 主分類號(hào): G06F13/00
• 分類號(hào): G06F13/00
• 代理公司: 北京市金杜律師事務(wù)所 11256
• 代理人: 酆迅

1.一種實(shí)現(xiàn)相變隨機(jī)訪問存儲(chǔ)器(PCRAM)陣列的自參考讀取操作的方法，所述方法包括：

將激勵(lì)應(yīng)用于與待讀取的所選相變元件(PCE)相關(guān)聯(lián)的位線；

將所述位線的節(jié)點(diǎn)上的第一電壓與延遲節(jié)點(diǎn)上的第二電壓進(jìn)行比較，其中所述延遲節(jié)點(diǎn)上的所述第二電壓表示因與其相關(guān)聯(lián)的電阻/電容時(shí)間常數(shù)而相對(duì)于所述第一電壓的延遲電壓；以及

確定在所述讀取操作期間所述第一電壓是否降至低于所述第二電壓的值；

其中在所述讀取操作期間所述第一電壓降至低于所述第二電壓的值的情況中，確定將所述PCE編程至非結(jié)晶態(tài)，并且在所述讀取操作期間所述第一電壓沒有降至低于所述第二電壓的值的情況中，確定將所述PCE編程至結(jié)晶態(tài)。

2.根據(jù)權(quán)利要求1所述的方法，其中所述將激勵(lì)應(yīng)用于與待讀取的PCE相關(guān)聯(lián)的位線包括激活斜升電流源，所述斜升電流源在跨越所述PCE的電壓中引起增加。

3.根據(jù)權(quán)利要求2所述的方法，其中對(duì)于將所述PCE編程至所述非結(jié)晶態(tài)的條件，所述第一電壓降至低于所述第二電壓的值對(duì)應(yīng)于所述非結(jié)晶態(tài)PCE的電壓擊穿，從而其電阻減小。

4.根據(jù)權(quán)利要求1所述的方法，其中所述延遲節(jié)點(diǎn)和所述位線節(jié)點(diǎn)耦合至感測放大器。

5.根據(jù)權(quán)利要求4所述的方法，還包括捕獲數(shù)據(jù)鎖存器中的感測放大器輸出中的改變，這對(duì)應(yīng)于讀取所述非結(jié)晶態(tài)的所述PCE。

6.根據(jù)權(quán)利要求4所述的方法，其中所述延遲節(jié)點(diǎn)耦合至包括電阻元件和電容元件的延遲塊。

7.根據(jù)權(quán)利要求6所述的方法，其中所述電容元件包括相對(duì)于PCRAM陣列的分立組件。

8.根據(jù)權(quán)利要求7所述的方法，其中所述電容元件包括與相對(duì)于正被讀取陣列的相鄰陣列相關(guān)聯(lián)的未選擇位線。

9.根據(jù)權(quán)利要求6所述的方法，其中所述電阻元件包括一個(gè)或多個(gè)結(jié)晶態(tài)PCE。

10.根據(jù)權(quán)利要求6所述的方法，其中選擇所述延遲塊的RC時(shí)間常數(shù)以實(shí)質(zhì)上等于所述位線和正被讀取PCE的RC時(shí)間常數(shù)。

11.一種用于實(shí)現(xiàn)相變隨機(jī)訪問存儲(chǔ)器(PCRAM)陣列的自參考讀取操作的裝置，包括：

用于將激勵(lì)應(yīng)用于與待讀取的所選相變元件(PCE)相關(guān)聯(lián)的位線的設(shè)備；以及

用于將所述位線的節(jié)點(diǎn)上的第一電壓與延遲節(jié)點(diǎn)上的第二電壓進(jìn)行比較的比較器，其中所述延遲節(jié)點(diǎn)上的所述第二電壓表示因與其相關(guān)聯(lián)的電阻/電容時(shí)間常數(shù)而相對(duì)于所述第一電壓的延遲電壓，所述比較器配置為確定在所述讀取操作期間所述第一電壓是否降至低于所述第二電壓的值；

其中在所述讀取操作期間所述第一電壓降至低于所述第二電壓的值的情況中，確定將所述PCE編程至非結(jié)晶態(tài)，并且在所述讀取操作期間所述第一電壓沒有降至低于所述第二電壓的值的情況中，確定將所述PCE編程至結(jié)晶態(tài)。

12.根據(jù)權(quán)利要求11所述的裝置，其中用于將激勵(lì)應(yīng)用于與待讀取的PCE相關(guān)聯(lián)的位線的設(shè)備包括斜升電流源，所述斜升電流源在跨越所述PCE的電壓中引起增加。

13.根據(jù)權(quán)利要求12所述的裝置，其中對(duì)于將所述PCE編程至所述非結(jié)晶態(tài)的條件，所述第一電壓降至低于所述第二電壓的值對(duì)應(yīng)于所述非結(jié)晶態(tài)PCE的電壓擊穿，從而其電阻減小。

14.根據(jù)權(quán)利要求11所述的裝置，其中所述延遲節(jié)點(diǎn)和所述位線節(jié)點(diǎn)耦合至感測放大器。

15.根據(jù)權(quán)利要求14所述的裝置，還包括數(shù)據(jù)鎖存器，其配置為捕獲感測放大器輸出中的改變，這對(duì)應(yīng)于讀取所述非結(jié)晶態(tài)中的所述PCE。

16.根據(jù)權(quán)利要求14所述的裝置，其中所述延遲節(jié)點(diǎn)耦合至包括電阻元件和電容元件的延遲塊。

17.根據(jù)權(quán)利要求16所述的裝置，其中所述電容元件包括相對(duì)于PCRAM陣列的分立組件。

18.根據(jù)權(quán)利要求17所述的裝置，其中所述電容元件包括與相對(duì)于正被讀取陣列的相鄰陣列相關(guān)聯(lián)的未選擇位線。

19.根據(jù)權(quán)利要求16所述的裝置，其中所述電阻元件包括一個(gè)或多個(gè)結(jié)晶態(tài)PCE。

20.根據(jù)權(quán)利要求16所述的裝置，其中選擇所述延遲塊的RC時(shí)間常數(shù)以實(shí)質(zhì)上等于所述位線和正被讀取PCE的RC時(shí)間常數(shù)。