[發明專利]相變存儲器有效
| 申請號: | 200980110337.5 | 申請日: | 2009-03-16 |
| 公開(公告)號: | CN101978427A | 公開(公告)日: | 2011-02-16 |
| 發明(設計)人: | 普拉迪帕·拉馬尼;約翰·D·波特 | 申請(專利權)人: | 美光科技公司 |
| 主分類號: | G11C13/02 | 分類號: | G11C13/02;G11C16/00 |
| 代理公司: | 北京律盟知識產權代理有限責任公司 11287 | 代理人: | 宋獻濤 |
| 地址: | 美國愛*** | 國省代碼: | 美國;US |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 相變 存儲器 | ||
技術領域
本發明大體上涉及半導體存儲器裝置,且更明確地說,涉及相變存儲器。
背景技術
通常將存儲器裝置提供為計算機或其它電子裝置中的內部半導體集成電路。存在許多不同類型的存儲器,包括隨機存取存儲器(RAM)、只讀存儲器(ROM)、動態隨機存取存儲器(DRAM)、同步動態隨機存取存儲器(SDRAM)、相變隨機存取存儲器(PCRAM)和快閃存儲器,以及其它類型的存儲器。
例如PCRAM裝置等電阻可變存儲器裝置可包括結構相變材料,例如可編程為不同電阻率狀態以存儲數據的硫族化物合金。相變存儲器單元是非易失性的,且可通過感測所述單元的電阻來讀取存儲在相變存儲器單元中的特定數據。
硫族化物合金可展現出從非晶到結晶的可逆結構性相變。少量硫族化物合金可并入到允許所述單元充當快速切換可編程電阻器的電路中。此可編程電阻器可展現為大于結晶狀態(低電阻率)與非晶狀態(高電阻率)之間的動態電阻率范圍的40倍,且還能夠展現出允許每一單元中的多位存儲的多個中間狀態。也就是說,電阻可變存儲器可經由將存儲器單元編程到許多不同電阻電平中的一者來實現多電平單元(MLC)功能性。
為了準確地讀取相變存儲器單元的經編程狀態,在不同編程狀態之間提供非重疊電阻分布是有益的。編程相變存儲器單元以使得所述單元的電阻在所要分布內可能是具有挑戰性的。舉例來說,相變存儲器單元中的制造過程和材料變化可導致單元在不同所施加電流/電壓電平下到達特定非晶狀態或特定結晶狀態。也就是說,不同存儲器單元的相變材料在不同溫度下可經歷狀態轉變,這可導致經編程單元之間的電阻分布加寬,且可導致數據讀取誤差。
附圖說明
圖1是可與本發明的一個或一個以上實施例一起使用的相變存儲器陣列的一部分的示意圖。
圖2說明用于編程相變存儲器單元的先前方法。
圖3(展示為圖3A和圖3B)說明根據本發明實施例的編程電路的實例。
圖4說明根據本發明實施例的編程信號的實例。
圖5A說明根據本發明實施例的編程信號的一部分。
圖5B說明根據本發明實施例的編程信號的一部分。
圖6是根據本發明實施例的具有至少一個存儲器裝置的電子存儲器系統的功能框圖。
圖7是根據本發明實施例的具有至少一個存儲器裝置的存儲器模塊的功能框圖。
具體實施方式
本文中描述用于操作相變存儲器單元的方法、裝置和系統。本發明的實施例可提供經整形以改進與相變存儲器單元相關聯的電阻分布的可編程寫入信號。一個或一個以上實施例包括:將編程信號施加到存儲器單元的相變材料;以及根據許多特定減量相繼地減小所施加的編程信號的尾部的量值。所述許多特定減量的量值和持續時間對應于特定的經編程值。
在一個或一個以上實施例中,編程信號是從驅動器電路施加到相變材料的電流脈沖,且驅動器電路輸出的電流量值響應于驅動器電路接收到的數字值的變化而變化。在各種實施例中,編程電路可包括具有耦合到驅動器電路的輸出總線的波形整形組件,且所施加的編程電流脈沖的量值由施加到輸出總線的值決定。在一個或一個以上實施例中,波形整形組件經配置以通過將許多特定值施加到輸出總線以根據提供給波形整形組件的許多經編程值減小尾部的量值來修改編程電流脈沖的尾部的量值。
在本發明的以下詳細描述中,參看形成本發明的一部分且以說明的方式展示可如何實踐本發明的一個或一個以上實施例的附圖。充分詳細地描述這些實施例是為了使所屬領域的技術人員能夠實踐本發明的實施例,且將理解可利用其它實施例,且可在不脫離本發明的范圍的情況下進行過程、電和/或結構的變化。
圖1是可與本發明的一個或一個以上實施例一起使用的相變存儲器陣列100的一部分的示意圖。在圖1中所說明的實施例中,存儲器陣列100包括許多相變存儲器單元,其各自具有相關聯存取裝置102和電阻可變元件104(例如,相變材料104)。存取裝置102可經操作(例如,接通/斷開)以存取存儲器單元,以便對電阻可變元件104執行例如數據編程和/或數據讀取操作等操作。
在圖1中所說明的實施例中,存取裝置102是金屬氧化物半導體場效應晶體管(MOSFET)。如圖1中所展示,與每一存儲器單元相關聯的每一MOSFET?102的柵極耦合到許多選擇線105-0(WL0)、105-1(WL1)、...、105-N(WLN)中的一者,即,每一選擇線105-0、105-1、...、105-N耦合到一行相變存儲器單元。選擇線105-0、105-1、...、105-N在本文中可稱為“字線”。標志符“N”用以指示存儲器陣列可包括許多選擇線。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于美光科技公司,未經美光科技公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200980110337.5/2.html,轉載請聲明來源鉆瓜專利網。





