[發(fā)明專利]具有差動輸入的正交輸出低噪聲跨導(dǎo)放大器

無效

• 申請?zhí)枺?/td>: 200980109904.5
• 申請日: 2009-03-20
• 公開（公告）號: CN101978598A
• 公開（公告）日: 2011-02-16
• 發(fā)明（設(shè)計）人: 魯塞爾·法格
• 申請（專利權(quán)）人: 高通股份有限公司
• 主分類號: H03F3/45
• 分類號: H03F3/45;H03F1/26
• 代理公司: 北京律盟知識產(chǎn)權(quán)代理有限責(zé)任公司 11287
• 代理人: 宋獻濤

1.一種用于提供低噪聲跨導(dǎo)放大的裝置，其包含：

PMOS跨導(dǎo)部分，其經(jīng)配置以接收差動RF輸入信號；

PMOS共源共柵部分，其耦合到所述PMOS跨導(dǎo)部分；

NMOS跨導(dǎo)部分，其經(jīng)配置以接收所述RF差動輸入信號；及

NMOS共源共柵部分，其耦合到所述NMOS跨導(dǎo)部分，其中所述PMOS及NMOS共源共柵部分提供差動正交輸出信號及差動同相輸出信號。

2.根據(jù)權(quán)利要求1所述的裝置，其中所述PMOS共源共柵部分進一步包含：

第一PMOS晶體管，其具有耦合到所述NMOS共源共柵部分的漏極線；

第二PMOS晶體管，其具有耦合到所述第一PMOS晶體管的源極線的源極線及耦合到所述NMOS共源共柵部分的漏極線；

第三PMOS晶體管，其具有耦合到所述NMOS共源共柵部分的漏極線；及

第四PMOS晶體管，其具有耦合到所述第三PMOS晶體管的源極線的源極線及耦合到所述NMOS共源共柵部分的漏極線，其中所述第一、第二、第三及第四PMOS晶體管的柵極線耦合到第一柵極偏置部分。

3.根據(jù)權(quán)利要求2所述的裝置，其中所述NMOS共源共柵部分進一步包含：

第一NMOS晶體管，其具有耦合到所述第一PMOS晶體管的所述漏極線的漏極線；

第二NMOS晶體管，其具有耦合到所述第一NMOS晶體管的源極線的源極線及耦合到所述第二PMOS晶體管的所述漏極線的漏極線；

第三NMOS晶體管，其具有耦合到所述第三PMOS晶體管的所述漏極線的漏極線；及

第四NMOS晶體管，其具有耦合到所述第三NMOS晶體管的源極線的源極線及耦合到所述第四PMOS晶體管的所述漏極線的漏極線，其中所述第一、第二、第三及第四NMOS晶體管的柵極線耦合到第二柵極偏置部分。

4.根據(jù)權(quán)利要求3所述的裝置，其中

所述第一PMOS及NMOS晶體管的所述漏極線提供所述差動正交輸出信號的正線；

所述第二PMOS及NMOS晶體管的所述漏極線提供所述差動同相輸出信號的正線；

所述第三PMOS及NMOS晶體管的所述漏極線提供所述差動同相輸出信號的負(fù)線；且

所述第四PMOS及NMOS晶體管的所述漏極線提供所述差動正交輸出信號的負(fù)線。

5.根據(jù)權(quán)利要求3所述的裝置，其中所述PMOS跨導(dǎo)部分進一步包含：

第五PMOS晶體管，其具有耦合到電流源的源極線、耦合到所述第一及第二PMOS晶體管的所述源極線的漏極線及電容性地耦合到所述RF差動輸入信號的負(fù)線的柵極線；及

第六PMOS晶體管，其具有耦合到電流源的源極線、耦合到所述第三及第四PMOS晶體管的所述源極線的漏極線及電容性地耦合到所述RF差動輸入信號的正線的柵極線。

6.根據(jù)權(quán)利要求5所述的裝置，其中所述NMOS跨導(dǎo)部分進一步包含：

第五NMOS晶體管，其具有耦合到源極退化電感器的源極線、耦合到所述第一及第二NMOS晶體管的所述源極線的漏極線及直接耦合到所述RF差動輸入信號的所述負(fù)線的柵極線；及

第六NMOS晶體管，其具有耦合到所述源極退化電感器的源極線、耦合到所述第三及第四NMOS晶體管的所述源極線的漏極線及直接耦合到所述RF差動輸入信號的正線的柵極線。

7.根據(jù)權(quán)利要求3所述的裝置，其中所述第一柵極偏置部分包含將共用偏置電壓提供到所述第一、第二、第三及第四PMOS晶體管的所述柵極線的第一柵極偏置電路，且其中所述第二柵極偏置部分包含將共用偏置電壓提供到所述第一、第二、第三及第四NMOS晶體管的所述柵極線的第二柵極偏置電路。

8.根據(jù)權(quán)利要求7所述的裝置，其中所述第一柵極偏置電路進一步包含：

至少一個上拉電阻器，其耦合到所述第一、第二、第三及第四PMOS晶體管的所述柵極線；及

電壓供應(yīng)，其耦合到所述至少一個上拉電阻器。

9.根據(jù)權(quán)利要求6所述的裝置，其中所述第一柵極偏置部分包含將共用偏置電壓提供到所述第一、第二、第三及第四PMOS晶體管的柵極的柵極偏置電路，且其中所述第二柵極偏置部分包含基于所述差動同相及差動正交輸出信號動態(tài)地調(diào)整所述第一、第二、第三及第四NMOS晶體管的所述柵極線的電壓中的每一者的柵極偏置控制系統(tǒng)。