[發(fā)明專利]具有準(zhǔn)確輸入偏移電壓的差動放大器無效
| 申請?zhí)枺?/td> | 200980103441.1 | 申請日： | 2009-01-29 |
| 公開（公告）號： | CN101933227A | 公開（公告）日： | 2010-12-29 |
| 發(fā)明（設(shè)計）人： | 阿諾什·B·達(dá)維耶瓦拉;李吉葵;萬南·鄧 | 申請（專利權(quán)）人： | 高通股份有限公司 |
| 主分類號： | H03F3/45 | 分類號： | H03F3/45;H03K5/24 |
| 代理公司： | 北京律盟知識產(chǎn)權(quán)代理有限責(zé)任公司 11287 | 代理人： | 劉國偉 |
| 地址： | 美國加利*** | 國省代碼： | 美國;US |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 具有 準(zhǔn)確 輸入 偏移 電壓 差動 放大器 | ||
1.一種設(shè)備，其包含：
第一不平衡差動對，其經(jīng)配置以接收差動輸入信號并提供第一差動電流信號；以及
第二不平衡差動對，其耦合到所述第一不平衡差動對且經(jīng)配置以接收差動參考信號并提供第二差動電流信號，從所述第一差動電流信號中減去所述第二差動電流信號以獲得差動輸出信號。
2.根據(jù)權(quán)利要求1所述的設(shè)備，其中所述第一和第二不平衡差動對經(jīng)配置以在所述差動輸入信號等于目標(biāo)輸入偏移電壓時提供零差動輸出信號。
3.根據(jù)權(quán)利要求2所述的設(shè)備，其中當(dāng)所述差動輸入信號等于所述目標(biāo)輸入偏移電壓時，所述第一差動電流信號包含誤差電流，且其中所述第二差動電流信號跨越溫度變化而追蹤所述誤差電流。
4.根據(jù)權(quán)利要求2所述的設(shè)備，其中所述差動參考信號是基于所述目標(biāo)輸入偏移電壓而設(shè)定的。
5.根據(jù)權(quán)利要求1所述的設(shè)備，其中所述第一不平衡差動對包含第一和第二晶體管，所述第一晶體管具有第一尺寸且所述第二晶體管具有第二尺寸，所述第二尺寸為所述第一尺寸的M倍，其中M大于一。
6.根據(jù)權(quán)利要求5所述的設(shè)備，其中所述第二不平衡差動對包含第三和第四晶體管，所述第三晶體管具有所述第一尺寸且所述第四晶體管具有所述第二尺寸。
7.根據(jù)權(quán)利要求1所述的設(shè)備，其中所述第一不平衡差動對經(jīng)配置以接收第一偏置電流，且其中所述設(shè)備進一步包含：
第三不平衡差動對，其耦合到所述第二不平衡差動對且經(jīng)配置以接收所述差動輸入信號并為所述第二不平衡差動對提供第二偏置電流。
8.根據(jù)權(quán)利要求7所述的設(shè)備，其中所述第一不平衡差動對包含第一和第二晶體管，所述第二不平衡差動對包含第三和第四晶體管，且所述第三不平衡差動對包含第五和第六晶體管，其中所述第一、第三和第五晶體管具有第一尺寸，且其中所述第二晶體管、第四和第六晶體管具有第二尺寸，所述第二尺寸為所述第一尺寸的M倍，其中M大于一。
9.根據(jù)權(quán)利要求8所述的設(shè)備，其進一步包含：
第七晶體管，其具有耦合到所述第五晶體管的柵極的柵極以及耦合在一起并耦合到所述第五晶體管的漏極的漏極和源極，所述第七晶體管具有第三尺寸，所述第三尺寸為所述第一尺寸的M-1倍。
10.根據(jù)權(quán)利要求1所述的設(shè)備，其中所述第一和第二不平衡差動對包含N溝道金屬氧化物半導(dǎo)體(NMOS)晶體管。
11.根據(jù)權(quán)利要求1所述的設(shè)備，其中所述第一和第二不平衡差動對包含P溝道金屬氧化物半導(dǎo)體(PMOS)晶體管。
12.根據(jù)權(quán)利要求1所述的設(shè)備，其進一步包含：
第三不平衡差動對，其經(jīng)配置以接收所述差動輸入信號并提供第三差動電流信號；以及
第四不平衡差動對，其耦合到所述第三不平衡差動對且經(jīng)配置以接收所述差動參考信號并提供第四差動電流信號，從所述第三差動電流信號中減去所述第四差動電流信號以獲得第二差動輸出信號，
其中所述第一和第二不平衡差動對包含N溝道金屬氧化物半導(dǎo)體(NMOS)晶體管，且其中所述第三和第四不平衡差動對包含P溝道金屬氧化物半導(dǎo)體(PMOS)晶體管。
13.根據(jù)權(quán)利要求12所述的設(shè)備，其中所述第一不平衡差動對經(jīng)配置以接收第一偏置電流，且所述第三不平衡差動對經(jīng)配置以接收第三偏置電流，且其中所述設(shè)備進一步包含：
第五不平衡差動對，其耦合到所述第二不平衡差動對且經(jīng)配置以接收所述差動輸入信號并為所述第二不平衡差動對提供第二偏置電流；以及
第六不平衡差動對，其耦合到所述第四不平衡差動對且經(jīng)配置以接收所述差動輸入信號并為所述第四不平衡差動對提供第四偏置電流。
14.根據(jù)權(quán)利要求12所述的設(shè)備，其進一步包含：
輸出電路，其耦合到所述第一和第三不平衡差動對且經(jīng)配置以接收并組合來自所述第一不平衡差動對的所述差動輸出信號與來自所述第二不平衡差動對的所述第二差動輸出信號并提供最終輸出信號。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于高通股份有限公司，未經(jīng)高通股份有限公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/200980103441.1/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
