[發明專利]用于消除多晶硅/金屬板電容器中的工藝相關缺陷的結構及方法

有效

• 申請號: 200980102746.0
• 申請日: 2009-04-07
• 公開（公告）號: CN101926005A
• 公開（公告）日: 2010-12-22
• 發明（設計）人: 沃爾特·B·邁內爾;亨利·蘇蒂哈迪;菲利普·施泰因曼;戴維·J·漢納曼
• 申請（專利權）人: 德州儀器公司
• 主分類號: H01L27/04
• 分類號: H01L27/04
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 劉國偉

技術領域

本發明一般來說涉及用于避免硅錐形缺陷的損壞作用的方法及集成電路結構。

背景技術

參照圖1，已知集成電路結構1包括經摻雜多晶硅(polycrystalline?silicon)(多晶硅(poly))/氮化鈦(TiN)板電容器，在本文中稱作多晶硅/金屬板電容器。集成電路結構1使用淺溝槽隔離(STI)工藝形成。集成電路結構1包括底部氧化物層3，其形成于單晶硅晶片襯底8的底部表面上且夾于氧化物層3與支撐晶片9之間。N型外延硅(epi)層2(其濃度可以是大約3x10¹⁴原子/立方厘米)形成于單晶硅襯底8的上部表面上。STI(淺溝槽隔離)層4(其可由SiO2形成)形成于外延層2上。P型多晶硅層5(其可以是大約315納米厚且其可具有大約1x10²⁰原子/立方厘米的摻雜劑濃度)形成于epi層2上且用作多晶硅/金屬電容器20的下部板。硅化鈷層(其執行使所述多晶硅更具金屬性以便減小多晶硅/金屬電容器20的電容的電壓係數的功能)熔融于多晶硅層5的上部表面中以形成多晶硅化物層6。硅烷氧化物電容器電介質層7(其可具有大約110納米的厚度)形成于多晶硅化物層6上。氮化鈦(TiN)層10(其可具有大約270納米的厚度)形成于電容器電介質層7上。氧化物層12形成于氮化鈦層10上。金屬頂部板接觸互連導體14借助穿過層間氧化物層21中的通孔開口及氧化物層12中的接觸開口11以接觸氮化鈦層10的鎢通孔15實現到TiN頂部電容器板10的電接觸。類似地，金屬底部板互連導體16借助穿過層間氧化物層21中的對應通孔開口且通過電容器電介質層7中的接觸開口13接觸多晶硅層5的多晶硅化物層6的鎢通孔17實現到多晶硅/金屬電容器20的多晶硅底部板5的電接觸。(參考編號18指示氮化硅“間隔物”，其為產生CMOS晶體管的柵極的“剩余物”且不執行功能。)

存在不可避免的微缺陷，通常稱為“硅錐形缺陷”，其可在將淺溝槽區30蝕刻到外延層2中的常規淺溝槽隔離(STI)蝕刻工藝期間在epi層2中出現或“生長”。圖1中的參考編號22顯示硅錐形缺陷。硅錐形缺陷22為導電的，且因此可使多晶硅層5(其用作多晶硅/金屬電容器20的底部板)電短路到epi層2。Epi層2通常被偏置為相對負的供電電壓，舉例來說偏置為接地電壓。我們相信，錐形缺陷22是由epi層中由因確定淺溝槽區30的邊界的光致抗蝕劑中的污染而產生的缺陷及由用于蝕刻淺溝槽區30的選擇性蝕刻劑導致的。引起硅錐形缺陷的STI蝕刻工藝通常用于目前工藝水平的CMOS晶片制作工藝中。到目前位置，已經可能開發不導致錐形缺陷的形成的硅蝕刻劑。

由圖1中的硅錐形缺陷22導致的電短路具有非常低的阻抗，且因此可形成“大規模”故障，例如致使足夠高的電流流過金屬跡線且流過多晶硅層5進入epi層2而使集成電路芯片中的金屬跡線氣化。

因此，存在對用于避免硅錐形缺陷的損壞作用的集成電路工藝及集成電路結構的未滿足需要。

還存在對避免硅錐形缺陷的損壞作用的集成電路工藝及多晶硅/金屬電容器結構的未滿足需要。

還存在對避免硅錐形缺陷的損壞作用的集成電路工藝及淺溝槽隔離氧化物結構上方的多晶硅互連導體或跡線的未滿足需要。

還存在對顯著改善集成電路合格率的深亞微米集成電路工藝及集成電路結構的未滿足需要。

還存在對包括在淺溝槽隔離氧化物上方通過的多晶硅互連導體或跡線的集成電路單元(例如，數字邏輯庫單元或模擬電路庫單元)的未滿足需要，其中避免因硅錐形缺陷導致的多晶硅跡線到下伏硅導體的短路。

發明內容

本發明的目的是提供一種避免硅錐形缺陷的損壞作用的集成電路工藝及集成電路結構。

本發明的另一目的是提供一種避免多晶硅/金屬電容器的多晶硅板因硅錐形缺陷而到下伏硅層的短路的集成電路工藝及多晶硅/金屬電容器結構。

本發明的另一目的是提供一種集成電路工藝及淺溝槽隔離氧化物上方的多晶硅互連導體或跡線，其避免所述多晶硅互連導體或跡線因硅錐形缺陷而到下伏硅層的短路。

本發明的另一目的是提供一種顯著改善集成電路合格率(盡管其中存在硅錐形缺陷)的深亞微米集成電路工藝及集成電路結構。

本發明的另一目的是提供一種包括在淺溝槽隔離氧化物上方通過的多晶硅互連導體或跡線的集成電路單元，例如數字邏輯庫單元或模擬電路庫單元，其中避免因硅錐形缺陷導致的多晶硅互連導體或跡線的短路。