[發(fā)明專利]旋轉(zhuǎn)然后插入所選比特的工具以及由此的指令

無效

• 申請(qǐng)?zhí)枺?/td>: 200980101956.8
• 申請(qǐng)日: 2009-01-07
• 公開（公告）號(hào): CN101911014A
• 公開（公告）日: 2010-12-08
• 發(fā)明（設(shè)計(jì)）人: D·格雷納;T·斯萊格爾;J·范布特拉爾
• 申請(qǐng)（專利權(quán)）人: 國際商業(yè)機(jī)器公司
• 主分類號(hào): G06F9/315
• 分類號(hào): G06F9/315;G06F9/308;G06F9/318
• 代理公司: 北京市中咨律師事務(wù)所 11247
• 代理人: 于靜;楊曉光

技術(shù)領(lǐng)域

本發(fā)明涉及計(jì)算機(jī)系統(tǒng)，更具體而言，涉及計(jì)算機(jī)系統(tǒng)處理器指令功能。

背景技術(shù)

商標(biāo)：是美國紐約Armonk的國際商業(yè)機(jī)器公司的注冊(cè)商標(biāo)，S/390，Z900和Z990以及其他產(chǎn)品名稱可以是國際商業(yè)機(jī)器公司或其他公司的注冊(cè)商標(biāo)或產(chǎn)品名稱。

以在二十世紀(jì)六十年代已知的系統(tǒng)360的機(jī)器開始到現(xiàn)在，IBM已經(jīng)開發(fā)出特定架構(gòu)，其因?yàn)橛?jì)算系統(tǒng)的本質(zhì)屬性而已知為“大型機(jī)”(mainframe)，其操作原理通過描述指令來描述機(jī)器的架構(gòu)，當(dāng)該指令的“大型機(jī)”實(shí)施時(shí)可以執(zhí)行該指令，由于對(duì)改進(jìn)由“大型機(jī)”表示的計(jì)算機(jī)器的狀態(tài)的顯著貢獻(xiàn)而由IBM發(fā)明人發(fā)明并采用該指令，正如許多年來描述的在IBM操作原理中得到的結(jié)論的顯著貢獻(xiàn)。2007年4月公布的操作原理第六版已經(jīng)成為標(biāo)準(zhǔn)公布的參考SA22-7832-05，并結(jié)合至IBM主機(jī)服務(wù)器。SA22-7832-05的公開、操作原理的全部內(nèi)容通過引用合并于此。

參考圖1A，描述了現(xiàn)有技術(shù)中的主機(jī)計(jì)算機(jī)系統(tǒng)50的代表性組件。組件的其他配置也可以使用在計(jì)算機(jī)系統(tǒng)中，其在現(xiàn)有技術(shù)中是公知的。代表性主機(jī)計(jì)算機(jī)50包括一個(gè)或多個(gè)CPU?1，其與主存儲(chǔ)器(計(jì)算機(jī)存儲(chǔ)器2)以及到存儲(chǔ)設(shè)備11和網(wǎng)絡(luò)10的I/O接口進(jìn)行通信，以用于與其他計(jì)算機(jī)或SAN等進(jìn)行通信。CPU?1兼容于具有架構(gòu)指令集和架構(gòu)功能性的架構(gòu)。CPU?1可以具有動(dòng)態(tài)地址轉(zhuǎn)換(DAT)3，以將程序地址(虛擬地址)改變?yōu)榇鎯?chǔ)器的真實(shí)地址。DAT典型地包括轉(zhuǎn)換后備緩沖器(TLB)7，用于緩存轉(zhuǎn)換從而之后對(duì)計(jì)算機(jī)存儲(chǔ)器2的塊的訪問無需地址轉(zhuǎn)換的延遲。典型地緩存9在計(jì)算機(jī)存儲(chǔ)器2和處理器1之間使用。緩存9可以是分層級(jí)的，其具有對(duì)多于一個(gè)CPU可用的大緩存以及在該大緩存和每個(gè)CPU之間的較小的、較快的(較低層級(jí))緩存。在一些實(shí)施例中，該較低層級(jí)的緩存被劃分以提供用于指令提取和數(shù)據(jù)訪問的各個(gè)低層級(jí)緩存。在一個(gè)實(shí)施例中，通過指令提取單元經(jīng)由緩存9從存儲(chǔ)器2提取指令。該指令在指令解碼單元(6)進(jìn)行解碼并被派發(fā)(在一些實(shí)施例中使用其他指令)到指令執(zhí)行單元8。典型地，使用幾個(gè)執(zhí)行單元8，例如算術(shù)執(zhí)行單元、浮點(diǎn)執(zhí)行單元和分支指令執(zhí)行單元。該指令通過執(zhí)行單元來執(zhí)行，來自指令的訪問操作數(shù)指定所需的寄存器和存儲(chǔ)器。如果要從存儲(chǔ)器2訪問(加載或存儲(chǔ))操作數(shù)，則加載存儲(chǔ)器單元5典型地在正在執(zhí)行的指令的控制下處理該訪問?？梢栽谟布娐?、內(nèi)部微碼(固件)或兩者的結(jié)合中執(zhí)行指令。

在圖1B中，提供了現(xiàn)有技術(shù)的仿真主機(jī)計(jì)算機(jī)系統(tǒng)21的實(shí)例，其仿真主機(jī)架構(gòu)的主機(jī)計(jì)算機(jī)系統(tǒng)50。在仿真的主機(jī)計(jì)算機(jī)系統(tǒng)21中，主機(jī)處理器(CPU)2是仿真的主機(jī)處理器(或虛擬主機(jī)處理器)，包括仿真處理器27，其具有與主機(jī)計(jì)算機(jī)50的處理器1的不同的原生指令集架構(gòu)。仿真的主機(jī)計(jì)算機(jī)21具有仿真處理器27可訪問的存儲(chǔ)器22。在示例性實(shí)施例中，存儲(chǔ)器27分為主機(jī)計(jì)算機(jī)存儲(chǔ)器2部分和仿真例程23部分。根據(jù)主機(jī)計(jì)算機(jī)架構(gòu)，對(duì)于仿真的主機(jī)計(jì)算機(jī)21的程序，主機(jī)計(jì)算機(jī)存儲(chǔ)器2是可用的。仿真處理器27執(zhí)行并非仿真的處理器1的架構(gòu)的架構(gòu)指令集的原生指令，所述原生指令是從仿真例程存儲(chǔ)器23獲得的，以及可通過采用在Sequence&Access/Decode例程(其可解碼被訪問的主機(jī)指令，以確定用于仿真所訪問的主機(jī)指令的功能的原生指令執(zhí)行例程)獲得的一個(gè)或多個(gè)指令來訪問來自主機(jī)計(jì)算機(jī)存儲(chǔ)器2中的程序的、用于執(zhí)行的主機(jī)指令?？梢酝ㄟ^架構(gòu)化的工具例程來仿真針對(duì)主機(jī)計(jì)算機(jī)系統(tǒng)50的架構(gòu)而定義的其他工具，包括例如通用寄存器、控制寄存器、動(dòng)態(tài)地址轉(zhuǎn)換和I/O子系統(tǒng)支持和處理器緩存的功能。仿真例程還可使用仿真處理器27中可用的功能(例如通用寄存器和虛擬地址動(dòng)態(tài)轉(zhuǎn)換)以改進(jìn)仿真例程的性能。還可以提供專用硬件以及卸載引擎以幫助處理器27仿真主機(jī)計(jì)算機(jī)50的功能。