[實用新型]一種低噪聲零伏電壓檢測電路

無效

• 申請號: 200920250064.1
• 申請日: 2009-11-09
• 公開（公告）號: CN201527445U
• 公開（公告）日: 2010-07-14
• 發明（設計）人: 張小興;戴宇杰;林鵬程;呂英杰
• 申請（專利權）人: 天津南大強芯半導體芯片設計有限公司
• 主分類號: G01R19/00
• 分類號: G01R19/00;G01R19/165
• 代理公司: 暫無信息
• 代理人: 暫無信息

(一)技術領域：

本實用新型涉及一種電壓檢測電路，尤其是一種低噪聲零伏電壓檢測電路。

(二)背景技術：

在脈沖寬度調制系統中，通過增加零伏電壓檢測電路來消除功率管輸出的振蕩，從而提高轉換效率及降低輸出電壓噪聲。一般的零伏電壓檢測電路是通過將功率管輸出電壓與零伏進行比較，獲得的信號對電感開關進行控制，以消除電感電流降為0時輸出電壓倒流產生的振蕩。由于N型與P型功率管的控制延時，這種方式會出現誤動作毛刺，增加了輸出電壓的噪聲，為了消除這種毛刺，需要對這種電路進行改進。

(三)實用新型內容：

本實用新型的目的在于設計一種低噪聲零伏電壓檢測電路，它可以克服現有技術的不足，消除普通零伏電壓檢測電路的誤動作毛刺，從而降低脈沖寬度調制系統輸出電壓的噪聲，提高轉換效率及降低輸出電壓噪聲。

本實用新型的技術方案：一種低噪聲零伏電壓檢測電路，包括時鐘輸入信號DRV端子、零伏電壓GND端子、檢測電壓輸入信號LX端子、輸出驅動信號DRVP端子、輸出驅動信號DRVN端子、輸出開關控制信號LXSW端子，其特征在于它是由零伏比較單元、Non-overlap信號生成單元和輸出開關控制信號生成單元構成；其中，所說的零伏比較單元的正向輸入端連接零伏電壓GND端子，其負向輸入端連接檢測電壓輸入信號LX端子，其輸出端與Non-overlap信號生成單元的輸入端連接；所說的Non-overlap信號生成單元的輸入端連接時鐘輸入信號DRV端子，輸出端連接輸出驅動信號DRVP端子、輸出驅動信號DRVN端子和輸出開關控制信號生成單元的輸入端；所說的輸出開關控制信號生成單元的輸出端連接輸出開關控制信號LXSW端子。

上述所說的零伏比較單元由比較器COMP構成，其正向輸入端與零伏電壓GND連接，負向輸入端與電壓輸入LX連接，輸出端連接與門AND2的輸入端。

上述所說的Non-overlap信號生成單元由反相器INV1、反相器INV2、與非門NAND1、與門AND1、緩沖驅動器BUF1、緩沖驅動器BUF2、延遲單元Delay1和延遲單元Delay2構成；其中，所說的反相器INV1的輸入端與時鐘輸入信號DRV端子連接，輸出端連接與非門NAND1的一個輸入端；所說的反相器INV2的輸入端與延時單元Delay2的輸出端連接，輸出端連接與非門NAND1的另一個輸入端；所說的與非門NAND1的輸出端與緩沖驅動器BUF1連接；所說的與門AND1的三個輸入端分別與時鐘輸入信號DRV端子、比較器COMP的輸出端及延時單元Delay1的輸出端連接，其輸出端與緩沖驅動器BUF2連接；所說的緩沖驅動器BUF1的輸出端DRVP端子與延遲單元Delay1的輸入端連接；所說的緩沖驅動器BUF2的輸出端DRVN端子與延遲單元Delay2的輸入端連接。

上述所說的輸出開關控制信號生成單元由延遲單元Delay3、反相器INV3及與門AND2構成；其中，延遲單元Delay3的輸入端與延遲單元Delay1的輸出端連接，輸出端連接與門AND2的1個輸入端；所說的反相器INV3的輸入端與緩沖驅動器BUF2的輸出端DRVN端子以及延遲單元Delay2的輸入端連接，其輸出端連接與門AND2的第2個輸入端；所說的與門AND2第3個輸入端分別與時鐘輸入信號DRV端子連接，其輸出端連接輸出開關控制信號LXSW端子。

本實用新型的工作過程：

①時鐘信號輸入端子DRV采集時鐘信號DRV，在DRV為高電平時，與非門NAND1的輸出被置為高電平，經緩沖驅動器BUF1后輸出給DRVP端子；DRVP信號經延時單元Delay1延時后將AND1的輸出置為高電平，然后經緩沖驅動器BUF2后輸出給DRVN端子；DRVN信號經延時單元Delay2延時及反相器INV2反相后，將低電平信號傳給與非門NAND1，使與非門NAND1保持高電平輸出。

在DRV變為低電平時，與門AND1的輸出先被置為低電平，然后經緩沖驅動器BUF2后輸出給DRVN端子；DRVN信號經延遲單元Delay2及反相器INV2后，將與非門NAND1的輸出置為低電平，然后經緩沖驅動器BUF1后輸出給DRVP。

這樣，每次信號翻轉都會通過延遲單元，從而得到了相互不交疊的信號DRVP與DRVN；

②檢測電壓端子LX采集檢測電壓輸入信號，通過比較器COMP與零伏電壓GND進行比較，在檢測電壓LX高于零伏電壓GND時，輸出低電平，強制與門AND1置低，然后經緩沖驅動器BUF2輸出給DRVN；