[實用新型]低頻時碼定時接收機

無效

• 申請號: 200920245244.0
• 申請日: 2009-11-16
• 公開（公告）號: CN201533306U
• 公開（公告）日: 2010-07-21
• 發明（設計）人: 許林生
• 申請（專利權）人: 中國科學院國家授時中心
• 主分類號: H04B1/16
• 分類號: H04B1/16
• 代理公司: 西安永生專利代理有限責任公司 61201
• 代理人: 申忠才

1.一種低頻時碼定時接收機，其特征在于它包括：

對整機進行控制的主單片計算機系統；

地址譯碼電路，該電路的輸入端接主單片計算機系統；

時差及秒脈沖寬度測量電路，該電路的輸入端接主單片計算機系統；

可編程計數器，該電路的輸入端接主單片計算機系統和地址譯碼電路以及時差及秒脈沖寬度測量電路；

它還包括單片計算機分系統。

2.按照權利要求1所述的低頻時碼定時接收機，其特征在于所說的時差及秒脈沖寬度測量電路為：低頻秒時碼信號由集成電路(U8A)的1腳輸入，集成電路(U8A)的輸出端2腳接集成電路(U4D)的輸入端13腳，計數時鐘信號由集成電路(U6A)的輸入端1腳輸入，集成電路(U6A)的輸入端2腳接集成電路(U1)的7腳、輸出端3腳接集成電路(U4A)的輸入端1腳和集成電路(U6B)的輸入端5腳，晶振秒信號由集成電路(U7A)的3腳輸入，集成電路(U7A)的2腳和4腳通過電阻(R6)接5V電源正極、1腳接集成電路(U7B)的13腳和集成電路(U5A)的1腳以及集成電路(U1)的8腳、5腳接集成電路(U4D)的12腳和集成電路(U6B)的4腳；集成電路(U7B)的10腳和12腳通過電阻(R7)接5V電源正極、8腳接集成電路(U4C)的10腳和(U3)的14腳、11腳接集成電路(U4D)的輸出端11腳和集成電路(U8B)的輸入端3腳以及集成電路(U5B)的11腳；集成電路(U6B)的輸出端6腳接集成電路(U4C)的輸入端9腳；集成電路(U4C)的輸出端8腳接集成電路(U3)的15腳；集成電路(U8B)的輸出端4腳接集成電路(U5A)的3腳和集成電路(U8C)的輸入端5腳；集成電路(U8C)的輸出端6腳接集成電路(U1)的12腳；集成電路(U5A)的2腳和4腳通過電阻(R2)接5V電源正極、1腳接集成電路(U5B)的13腳和集成電路(U1)的8腳、6腳接集成電路(U4B)的4腳和集成電路(U3)的16腳；集成電路(U5B)的10腳和12腳通過電阻(R3)接5V電源正極、9腳接集成電路(U4A)的輸入端2腳；集成電路(U4A)的輸出端3腳接集成電路(U4B)的輸入端5腳；集成電路(U4B)的輸出端6腳接集成電路(U3)的18腳；

上述的集成電路(U1)的型號為AT89C51，集成電路(U3)的型號為82C54，集成電路(U4A)～集成電路(U4D)、集成電路(U6A)、集成電路(U6B)的型號為74HC08，集成電路(U5A)、集成電路(U5B)、集成電路(U7A)、集成電路(U7B)、集成電路(U8A)～集成電路(U8C)的型號為74HC14。

3.按照權利要求1所述的低頻時碼定時接收機，其特征在于所說的單片計算機分系統為：晶振秒信號由集成電路(U9)的8腳輸入，集成電路(U9)的1腳接集成電路(U1)的9腳和集成電路(U8E)的輸出端10腳、4腳和5腳分別接晶體振蕩器(JT2)和電容(C4)以及電容(C5)連接的振蕩電路、3腳接集成電路(U10)的10腳和11腳；集成電路(U10)的1腳和3腳分別接電容(C6)的兩端、4腳和5腳分別接電容(C9)的兩端、2腳接電容(C7)的一端、16腳接電容(C7)的另一端和5V電源正極、6腳接電容(C8)的一端、15腳接電容(C8)的另一端和地；集成電路U9的型號為AT89C2051，集成電路(U10)的型號為MAX232。