[實用新型]多屏拼接顯示處理器

有效

• 申請號: 200920237743.5
• 申請日: 2009-10-23
• 公開（公告）號: CN201556196U
• 公開（公告）日: 2010-08-18
• 發明（設計）人: 劉偉儉;于文高;景博;鮑爾
• 申請（專利權）人: 廣東威創視訊科技股份有限公司
• 主分類號: G06F3/14
• 分類號: G06F3/14
• 代理公司: 廣州粵高專利商標代理有限公司 44102
• 代理人: 禹小明

技術領域

本實用新型涉及多屏拼接顯示處理器，尤其適用于對高分辨率圖像進行多屏拼接顯示處理。

背景技術

在需要大屏幕顯示圖像的場合，可以將多個屏幕拼接起來組成一個大屏幕，進行多屏拼接顯示，每個屏幕負責顯示圖像的其中一個部分，每個屏幕稱為一個拼接單元屏幕。例如要在如圖1的由四個拼接單元屏幕a、b、c、d組成的大屏幕上在一幀時刻同時顯示來自外部的完整圖像(包括完整圖像甲和完整圖像乙等多幅完整圖像)，目前采用的是如圖2、6所示的多屏拼接顯示處理器。

如圖2，高速串行調度總線前端接有并聯的多條調度前處理支路，每條調度前處理支路由格式轉換裝置、幀率轉換裝置和高速串行化裝置依次串接而成，格式轉換裝置用于將所輸入的外部格式的模擬或數字圖像信號轉換成本地格式的數字信號；幀率轉換裝置使用幀緩存區將外部信號源的信號幀率轉換成本地幀率，為了避免因寫入和讀出的時間差引致的圖像撕裂問題，幀緩存區應有至少三個，此處需將多條調度前支路中的幀緩存區中的圖像(包括完整圖像甲和完整圖像乙等多幅完整圖像)以幀同步的形式并行地讀出，同一幀緩存區內三幀圖像被輪流讀出以實現圖像的連續播放；高速串行化裝置將信號轉換成適合進行高速串行總線傳輸的狀態，包括打包、編碼、串行轉換等步驟。同一條調度前處理支路中的幀率轉換裝置和高速串行化裝置可由同一塊可編程邏輯器件FPGA芯片里的不同硬件模塊實現。

如圖6，高速串行調度總線的任務是將來自調度前處理的信號調度給分別與拼接單元屏幕a、b、c、d對應的四個并行的調度后處理支路。假設只考慮圖1中的完整圖像甲和完整圖像乙，調度后處理支路a需處理完整圖像甲的上部和完整圖像乙的左上部，調度后處理支路b只需處理完整圖像乙的右上部，調度后處理支路c需處理完整圖像甲的下部和完整圖像乙的左下部，調度后處理支路d只需處理完整圖像乙的右下部。因此在進行高速串行調度總線時對調度后處理a、c需至少提供完整圖像甲和完整圖像乙的信號，而對調度后處理支路b、d只需至少提供完整圖像乙即可，由各個調度后處理支路進行剪切；高速串行調度總線也可以根據各個調度后處理需處理的部分對完整圖像甲和完整圖像乙進行剪切后向各個調度后處理支路提供其需要處理的部分。

如圖6，高速串行調度總線后端接有并聯的多條調度后處理支路，每條調度后處理支路由解高速串行裝置、圖像縮放電路、圖像整合處理單元和顯示輸出裝置依次串接而成，且在圖像整合處理單元之前有多路并聯(即解高速串行裝置和圖像縮放電路有多路并聯)用于分別處理多幅圖像(例如圖像甲和圖像乙)，之后為一路。圖像縮放電路用于將圖像縮放成適合在對應的與拼接單元屏幕上顯示的尺寸，圖像整合處理單元用于將經圖像縮放的多路并聯的圖像歸合成一路，經顯示輸出裝置輸出到對應的拼接單元屏幕上顯示。

上述多屏拼接顯示處理器的缺點是，當輸入高分辨率圖像時，調度前處理支路在圖像縮放之前所需傳輸的數據量就會大大增加，傳輸幀率就會下降，影響到后續的圖像縮放處理幀率。即使能夠保持原傳輸幀率，對高分辨率圖像進行圖像縮放的處理幀率也會遠遠低于對普通圖像的處理幀率，最終導致多屏拼接顯示處理的實時性變差。

實用新型內容

實用新型目的

本實用新型將給出多屏拼接顯示處理器，它的實體裝置結構能夠在用于處理圖像尤其是高分辨率圖像時具有較佳的實時性。

技術方案

為此本實用新型給出多屏拼接顯示處理器，包括高速串行調度總線，

高速串行調度總線前端接有并聯的多條調度前處理支路，每條調度前處理支路由格式轉換裝置、幀率轉換裝置和高速串行化裝置依次串接而成，

高速串行調度總線后端接有并聯的多條調度后處理支路，每條調度后處理支路由解高速串行裝置、圖像縮放電路、圖像整合處理單元和顯示輸出裝置依次串接而成，且在圖像整合裝置之前有多路并聯，之后為一路，

其特征是，

至少一條調度前處理支路上的高速串行化裝置之前串接有圖像分割裝置，用于將一幅完整圖像分割成多幅子圖像；該調度前處理支路在圖像分割裝置之前為一路，之后為多路并聯。

有益效果