[實(shí)用新型]基于FPGA的測控裝置

有效

• 申請?zhí)枺?/td>: 200920234350.9
• 申請日: 2009-08-05
• 公開（公告）號(hào): CN201477422U
• 公開（公告）日: 2010-05-19
• 發(fā)明（設(shè)計(jì)）人: 鄧祖強(qiáng);劉劍欣;沈浩東;孫國城;沈昌國;葛成余;蔡華;梁順;金榮江;王儉成;趙勇;沈永名;尹宏旭;王亮;張鑫
• 申請（專利權(quán)）人: 國電南瑞科技股份有限公司
• 主分類號(hào): G05B19/048
• 分類號(hào): G05B19/048
• 代理公司: 南京縱橫知識(shí)產(chǎn)權(quán)代理有限公司 32224
• 代理人: 董建林;許婉靜

技術(shù)領(lǐng)域

本實(shí)用新型涉及一種適用變電站的計(jì)算速度更快精度更高的測控裝置，屬于電力/電工技術(shù)領(lǐng)域。

背景技術(shù)

現(xiàn)有的變電站測控裝置，多采用DSP+ARM、DSP+DSP或多CPU結(jié)構(gòu)的硬件平臺(tái)，根據(jù)CPU特點(diǎn)進(jìn)行功能劃分為測控功能的CPU和外設(shè)管理的CPU。測控功能的CPU多采用DSP處理器，負(fù)責(zé)啟動(dòng)AD采樣、數(shù)據(jù)計(jì)算處理、開入采集、開出控制等任務(wù)；外設(shè)管理的CPU多采用32位ARM處理器，負(fù)責(zé)對外通訊、數(shù)據(jù)存儲(chǔ)、人機(jī)接口輸入輸出等任務(wù)；測控功能CPU與外設(shè)管理CPU之間的數(shù)據(jù)交換多采用通訊和雙端口RAM方式。

上述的測控裝置中對多條線路進(jìn)行同時(shí)采集時(shí)，只能以一種頻率進(jìn)行采樣嚴(yán)重影響數(shù)據(jù)精度；對數(shù)據(jù)處理過程時(shí)采用的DSP處理器也只能對每個(gè)通道數(shù)據(jù)進(jìn)行串行處理，對采樣頻率比較高的、計(jì)算量大的處理任務(wù)顯得無能為力，對測控裝置的功能拓展也成為一種瓶頸問題。

實(shí)用新型內(nèi)容

本實(shí)用新型所要解決的技術(shù)問題是：

1、實(shí)現(xiàn)對不同母線段的頻率進(jìn)行分別跟蹤測頻，再分別啟動(dòng)采樣信號(hào)，有效減小頻率不等所造成的誤差；

2、解決測量通道多由于采樣頻率提高、數(shù)據(jù)計(jì)算量增大所造成的計(jì)算瓶頸問題。

為了解決上述技術(shù)問題，本實(shí)用新型采取以下的技術(shù)方案來實(shí)現(xiàn)的：

基于FPGA的測控裝置，包括ARM處理器、以太網(wǎng)接口和人機(jī)接口，所述ARM處理器與以太網(wǎng)接口、人機(jī)接口相連接，其特征在于：還包括FPGA現(xiàn)場可編程邏輯門陣列，所述FPGA現(xiàn)場可編程邏輯門陣列與ARM處理器相連接，每條電力線路所需測量的模擬量信號(hào)均與一片16位差分AD芯片相連接，多片AD轉(zhuǎn)換芯片通過一條地址線和數(shù)據(jù)線與FPGA連接。

本發(fā)明所達(dá)到的有益效果：

本發(fā)明用FPGA代替DSP處理器和一些功能型芯片，大大簡化了系統(tǒng)硬件，使得FPGA成為了一個(gè)板級(jí)芯片，降低了設(shè)計(jì)難度減少了開發(fā)成本、增強(qiáng)了設(shè)計(jì)的可拓展性和靈活性；可現(xiàn)實(shí)對不同母線段的頻率進(jìn)行分別跟蹤測頻，再分別啟動(dòng)采樣信號(hào)，有效減小頻率不等所造成的誤差；解決測量通道多由于采樣頻率提高、數(shù)據(jù)計(jì)算量增大所造成的計(jì)算瓶頸問題；同時(shí)FPGA集中了多種芯片功能，減少了電路板的布線面積提高了抗干擾性能和穩(wěn)定性能。

附圖說明

圖1為本實(shí)用新型的裝置硬件結(jié)構(gòu)示意圖；

圖2為本實(shí)用新型的FPGA硬件采集示意圖。

具體實(shí)施方式

本實(shí)用新型采取以下的技術(shù)方案來實(shí)現(xiàn)的：

基于FPGA的測控裝置，包括ARM處理器、以太網(wǎng)接口和人機(jī)接口，所述ARM處理器與以太網(wǎng)接口、人機(jī)接口相連接，其特征在于：還包括FPGA現(xiàn)場可編程邏輯門陣列，所述FPGA現(xiàn)場可編程邏輯門陣列與ARM處理器相連接，每條電力線路所需測量的模擬量信號(hào)均與一片16位差分AD芯片相連接，多片AD轉(zhuǎn)換芯片通過一條地址線和數(shù)據(jù)線與FPGA連接。本發(fā)明對不同頻率的模擬量進(jìn)行單獨(dú)測頻，根據(jù)不同的頻率采用不同的采樣間隔時(shí)間去啟動(dòng)AD轉(zhuǎn)換。每條電力線路所需測量的模擬量均連接到一片16位差分AD芯片進(jìn)行轉(zhuǎn)換，多片AD轉(zhuǎn)換芯片共用一條地址線和數(shù)據(jù)線。每條電力線路的頻率均接入FPGA，分頻后的啟動(dòng)控制再接到AD芯片。

前述的基于FPGA的測控裝置，其特征在于，所述的FPGA包括：

循環(huán)采集存儲(chǔ)器：對讀取的AD轉(zhuǎn)換值進(jìn)行循環(huán)存儲(chǔ)；

數(shù)字濾波器：把每周波所采樣數(shù)據(jù)進(jìn)行數(shù)字濾波；

FFT計(jì)算器和邏輯計(jì)算器：把每周波所采樣數(shù)據(jù)進(jìn)行FFT計(jì)算和邏輯計(jì)算，得到的數(shù)據(jù)結(jié)果存儲(chǔ)到FPGA的雙端口RAM中；

雙端口RAM：存儲(chǔ)計(jì)算數(shù)據(jù)。

前述的基于FPGA的測控裝置，其特征在于：所述的FPGA采用帶DSPA核，能更加快速的實(shí)現(xiàn)算法，提高了測控裝置的數(shù)據(jù)采集和處理能力，使得每周波采樣128點(diǎn)變得非常輕松。實(shí)際測量(以單通道128點(diǎn)采樣計(jì)算為例，100MHZ的計(jì)算頻率計(jì)算FFT)，每156.25us計(jì)算一次，每次耗時(shí)約10.52us。

前述的基于FPGA的測控裝置，其特征在于：所述FPGA所帶有多個(gè)DSP?Slice，使得多通道并行數(shù)據(jù)處理成為了可能，并行多通道的數(shù)據(jù)處理耗時(shí)和過程與單通道一樣。

所述ARM采用32位處理器，負(fù)責(zé)外設(shè)如液晶顯示、以太網(wǎng)通訊、數(shù)據(jù)存儲(chǔ)等。

本發(fā)明的基于FPGA的測控裝置的工作原理及工作過程為：