[實用新型]碼分多址收信載波恢復裝置

無效

• 申請號: 200920231107.1
• 申請日: 2009-08-26
• 公開（公告）號: CN201479131U
• 公開（公告）日: 2010-05-19
• 發明（設計）人: 傅海陽;劉雄
• 申請（專利權）人: 南京郵電大學
• 主分類號: H04B7/02
• 分類號: H04B7/02;H04B1/69
• 代理公司: 南京經緯專利商標代理有限公司 32200
• 代理人: 葉連生

1.一種碼分多址收信載波恢復裝置，其特征在于該裝置包括用于兩路基帶信號與多個本地PN序列相乘的第十一乘法器(M₁₁)、第十二乘法器(M₁₂)、第十三乘法器(M₁₃)、第十四乘法器(M₁₄)、第十五乘法器(M₁₅)、第十六乘法器(M₁₆)，用于分別對所述第十一乘法器(M₁₁)、第十二乘法器(M₁₂)、第十三乘法器(M₁₃)輸出的基帶信號進行處理的第十一處理器(11)、第十二處理器(12)、第十三處理器(13)，用于對所述處理器輸出的基帶信號與相應所述第十四乘法器(M₁₄)、第十五乘法器(M₁₅)、第十六乘法器(M₁₆)輸出信號相乘的第十七乘法器(M₁₇)、第十八乘法器(M₁₈)、第十九乘法器(M₁₉)；第二十一QAM相干解調器(21)解調出的I_t1路信號分別進入所述第十一乘法器(M₁₁)、第十二乘法器(M₁₂)、第十三乘法器(M₁₃)與對應的第一本地PN序列(PN_I1L)、第二本地PN序列(PN_I2L)和第三本地PN序列(PN_I3L)相乘，Q_t1路信號分別進入所述第十四乘法器(M₁₄)、第十五乘法器(M₁₅)、第十六乘法器(M₁₆)與對應第一本地PN序列(PN_I1L)、第二本地PN序列(PN_I2L)和第三本地PN序列(PN_I3L)相乘，所述第十一乘法器(M₁₁)、第十二乘法器(M₁₂)、第十三乘法器(M₁₃)的輸出端分別接所述第十一處理器(11)、第十二處理器(12)、第十三處理器(13)的輸入端，第十一處理器(11)的輸出端與所述第十四乘法器(M₁₄)的輸出端接所述第十七乘法器(M₁₇)的兩個輸入端，第十二處理器(12)的輸出端與所述第十五乘法器(M₁₅)的輸出端接第十八乘法器(M₁₈)的兩個輸入端，第十三處理器(13)的輸出端與第十六乘法器(M₁₆)的輸出端接第十九乘法器(M₁₉)的兩個輸入端，第十七乘法器(M₁₇)、第十八乘法器(M₁₈)和第十九乘法器(M₁₉)將分別輸出三路收信號載波的相位誤差跟蹤信號tgθ₁、tgθ₂和tgθ₃，相位誤差跟蹤信號tgθ₁、tgθ₂和tgθ₃將送入所述多徑信號載波相位誤差估計裝置中的相干解調電路。

2.如權利要求1所述碼分多址收信載波恢復裝置，其特征在于所述相干解調電路中，三徑收信號的輸入信號S_AD(t)分別送入第二十一QAM相干解調器(21)、第二十二QAM相干解調器(22)、第二十三QAM相干解調器(23)，分別與由第二十四移相器(24)、第二十五移相器(25)、第二十六移相器(26)產生的本地相干載波進行相干解調，第二十四移相器(24)、第二十五移相器(25)和第二十六移相器(26)利用輸入的所述相位誤差跟蹤信號tgθ₁、tgθ₂和tgθ₃調整各路徑對應本地相干載波的相位，使它們分別與對應的收信號載波同相；所述第二十一QAM相干解調器(21)的兩路輸出信號I_t1、Q_t1分別接第二十七延時電路(27)的兩路輸入端，所述第二十二QAM相干解調器(22)的兩路輸出信號I_t2、Q_t2分別接第二十八延時電路(28)的兩路輸入端，延時控制信號C_d1接所述第二十七延時電路(27)的控制信號輸入端，延時控制信號C_d2接所述第二十八延時電路(28)的控制信號輸入端，第二十七延時電路(27)的輸出信號I_t1′和第二十八延時電路(28)的輸出信號I_t2′分別接第二十一加法器(M₂₁)的兩路輸入端，第二十七延時電路(27)的輸出信號Q_t1′和第二十八延時電路(28)的輸出信號Q_t2′分別接第二十二加法器(M₂₂)的兩路輸入端，第二十三QAM相干解調器(23)的輸出I_t3接第二十一加法器(M₂₁)的另一路輸入端，第二十三QAM相干解調器(23)的輸出Q_t3接所述第二十二加法器(M₂₂)的另一路輸入端，第二十一加法器(M₂₁)的輸出端接解擾碼第二十三乘法器(M₂₃)的一路輸入端，第二十二加法器(M₂₂)的輸出端接解擾碼第二十四乘法器(M₂₄)的一路輸入端，第三本地PN序列PN_I3L和PN_Q3L分別輸入所述第二十三乘法器(M₂₃)和第二十四乘法器(M₂₄)另外兩個輸入端進行I路和Q路合并信號的解擾碼。