[實用新型]一種GPS及PTP雙路輸入納秒級同步組網時鐘

無效

• 申請號: 200920211704.8
• 申請日: 2009-11-02
• 公開（公告）號: CN201563122U
• 公開（公告）日: 2010-08-25
• 發明（設計）人: 邱祖雄;朱亞;張強
• 申請（專利權）人: 上海泰坦通信工程有限公司
• 主分類號: H04B7/185
• 分類號: H04B7/185;H04B7/26;H04L7/00;H04L29/06
• 代理公司: 上海申匯專利代理有限公司 31001
• 代理人: 翁若瑩

技術領域

本實用新型涉及一種GPS及PTP雙路輸入納秒級同步組網時鐘，不僅可以跟蹤GPS衛星系統獲得UTC時間，也可以通過接收通過以太網傳輸的精密網絡時間PTP(Precision?Time?Protocol)，實現納秒級的時間同步組網，屬于通信技術領域。

背景技術

隨著科技的發展和社會的進步，許多行業對時間精度的要求越來越高，高精度的系統時間同步是諸多領域安全可靠運行的必要前提，如電力、交通、通信、金融證券、廣播電視、國防軍事、航天科研等。

目前最常用的授時系統為美國軍方開發的GPS衛星定時定位系統，對高精度時間信號的應用從同步范圍來講可以分為小范圍內的時間同步和大范圍的時間同步。

小范圍的時間同步即在該小范圍內為每一臺設備提供一套GPS系統，更可靠的方式是通過一套GPS系統為該范圍內的所有設備通過電纜直接進行對時。大范圍內的時間同步從地域上來講更加廣泛，如一個省的整個電網系統；在每個小范圍內同步系統的基礎上通過傳輸網絡建立時間同步網絡，確保所有系統之間的時間同步。

目前現有的GPS同步時鐘品牌較多，基本都能滿足小范圍內的系統授時，但能夠用來組建時間同步網的GPS網絡時鐘卻非常少。

發明內容

本實用新型的目的是提供一種能夠用來組建時間同步網的GPS網絡時鐘，同時能夠起到小范圍內系統主時鐘、網絡主時鐘、網絡從時鐘的作用，其組網精度達納秒級。

為了達到上述目的，本實用新型的產品技術方案是提供了一種GPS及PTP雙路輸入納秒級同步組網時鐘，包括GPS接收機，其特征在于，GPS接收機連接PTP時標單元，PTP時標單元一端連接局域網，另一端連接單板計算機。

進一步，所述PTP時標單元包括FPGA，FPGA分別連接物理層控制器、Mac控制器及集成編程存儲控制器，物理層控制器通過LED控制電路連接RJ45接口，Mac控制器及集成編程存儲控制器通過USB集線器連接所述單板計算機，集成編程存儲控制器連接FPGA配置控制器。

所述PTP時標單元包括FPGA，FPGA分別連接物理層控制器、MAC控制器、集成編程存儲控制器、振蕩器、過濾和驅動電路、驅動電路及指示燈，Mac控制器及集成編程存儲控制器通過USB集線器連接所述單板計算機，集成編程存儲控制器連接FPGA配置控制器、并通過模/數轉換電路連接振蕩器。

本實用新型提供的時鐘的兩路輸入可設定優先權，并且PTP不僅可以作為輸入，也可以作為輸出來用。

本實用新型的優點在于：

1.實現了一臺時鐘GPS、PTP雙路冗余輸入，提高系統的可靠性；

2.PTP端口除可作為輸入外，還可作為輸出端口，一臺時鐘，不僅可以作為網絡主時鐘來用，同時還可以作為網絡從時鐘來用；

3.組網時，大量的軟件算法克服了由網絡傳輸抖動造成的精度偏差，PTP同步精度達納秒級；

4.Linux操作系統，操作面板功能強大，通過Web可對設備進行遠程管理和監控；

5.獨一無二的網絡NTP時鐘精度監控功能；

6.支持SNMP告警、干接點告警。

附圖說明

圖1為本實用新型提供的一種GPS及PTP雙路輸入納秒級同步組網時鐘的連接示意圖；

圖2為主時鐘PTP時標單元；

圖3為從時鐘PTP時標單元。

具體實施方式

以下結合實施例來具體說明本實用新型。

實施例

如圖1所示，為本實用新型提供的一種GPS及PTP雙路輸入納秒級同步組網時鐘，包括GPS接收機，GPS接收機連接PTP時標單元，PTP時標單元一端連接局域網，另一端連接單板計算機。

PTP時標單元的核心控制單元是由FPGA實現的。該時鐘的PTP單元可用于主時鐘，也可用于從時鐘。主時鐘PTP時標單元如圖2所示，包括FPGA，FPGA分別連接物理層控制器、Mac控制器及集成編程存儲控制器，物理層控制器通過LED控制電路連接RJ45接口，Mac控制器及集成編程存儲控制器通過USB集線器連接所述單板計算機，集成編程存儲控制器連接FPGA配置控制器。

從時鐘PTP時標單元如圖3所述，包括FPGA，FPGA分別連接物理層控制器、MAC控制器、集成編程存儲控制器、振蕩器、過濾和驅動電路、驅動電路及指示燈，物理層控制器通過LED控制電路連接RJ45接口，Mac控制器及集成編程存儲控制器通過USB集線器連接所述單板計算機，集成編程存儲控制器連接FPGA配置控制器、并通過模/數轉換電路連接振蕩器。