[實用新型]SDR存儲器與DDR存儲器兼容電路

無效

• 申請號: 200920183140.1
• 申請日: 2009-09-29
• 公開（公告）號: CN201508692U
• 公開（公告）日: 2010-06-16
• 發明（設計）人: 林旭
• 申請（專利權）人: 福建新大陸通信科技有限公司
• 主分類號: G11C7/10
• 分類號: G11C7/10
• 代理公司: 福州市鼓樓區京華專利事務所(普通合伙) 35212
• 代理人: 翁素華

【技術領域】

本實用新型涉及電子設備，特別是一種SDR存儲器與DDR存儲器兼容電路。

【背景技術】

近年來，隨著技術的發展，電子設備正朝著高速高效的方向前進。內存的使用也得到了很大的發展，SDR的使用日益成熟穩定，而DDR也因其高速正在成為應用的主流。在這種情況下，很多芯片應用都支持SDR和DDR的雙應用。但這樣又帶來一個問題，多數電子設備隨需求及成本壓力會做出配置上的更改，如果因此單獨設計兩套電路，又造成成本上的極大浪費，并且增加了使用維護的難度，而且增加了產品的研發周期，使產品失去了市場上的競爭力。

【實用新型內容】

本實用新型所要解決的技術問題在于提供一種成本低、結構簡單的SDR存儲器與DDR存儲器兼容電路。

本實用新型是通過以下技術方案解決上述技術問題的：一種SDR存儲器與DDR存儲器兼容電路，包括SDR存儲器、DDR存儲器、電阻RM1、RM2，電阻RM18，以及內存電源控制器件，所述DDR存儲器的參考電源腳接到電阻RM1及電阻RM2之間的節點，電阻RM2的另一端接地，電阻RM1的另一端接內存電源控制器件的第一端，內存電源控制器件的第二端接3.3V電源，內存電源控制器件的第一端作為VDD輸出端，電阻RM18接在DDR存儲器的差分時鐘信號引腳之間。

使用SDR存儲器時，所述內存電源控制器件使用磁珠。

使用DDR存儲器時，所述內存電源控制器件采用二極管，二極管的陽極接3.3V電源，陰極作為VDD輸出端。

本實用新型SDR存儲器與DDR存儲器兼容電路的優點在于：將SDR及DDR做成兼容形式，不需制作額外的PCB板，一套PCB板即可實現，節約了成本。通用性高，各類電子產品均可使用。可根據各地市場需求自由變更內存種類，只需要變更三處無源器件的配置即可，簡單方便。縮短了產品開發周期，提高了電子產品的市場競爭力。

【附圖說明】

下面參照附圖結合實施例對本實用新型作進一步的描述。

圖1是本實用新型SDR存儲器與DDR存儲器兼容電路的電路原理圖。

【具體實施方式】

請參閱圖1所示，本實用新型SDR(同步動態)存儲器與DDR(雙倍數據速率)存儲器兼容電路包括芯片ICM1、ICM2，芯片ICM1為54pin?SDR存儲器，芯片ICM2為66pinDDR存儲器。芯片ICM1、ICM2引腳基本一致，芯片ICM2相比ICM1多了參考電源腳(VREF)、接地腳、NC腳、DQS腳及CK腳。

所述SDR存儲器與DDR存儲器兼容電路還包括電阻RM1、RM2，電阻RM18，以及內存電源控制器件D10。

所述SDR存儲器與DDR存儲器兼容電路中使用了三處兼容，分別是1、電阻RM1、RM2組成的分壓電路；2、電阻RM18；3、內存電源控制器件D10。

其中，DDR存儲器的參考電源腳接到電阻RM1及電阻RM2之間的節點，電阻RM2的另一端接地，電阻RM1的另一端接內存電源控制器件D10的第一端，內存電源控制器件D10的第二端接3.3V電源，內存電源控制器件D10的第一端作為VDD輸出端，電阻RM18接在DDR存儲器的差分時鐘信號引腳(CL)之間。

所述電阻RM2作為內存電源控制，使用DDR存儲器時電阻RM2與電阻RM1形成分壓電路，將電壓控制在1.25V，供DDR存儲器作為參考電壓。使用SDR存儲器時電阻RM2配置為0歐姆，將主芯片引腳拉低，起到內存識別功能。

電阻RM18作為DDR存儲器的差分時鐘信號的橋接電阻，只在DDR存儲器中使用，所以使用SDR存儲器時，該電阻RM18可不用。

因為SDR存儲器與DDR存儲器的工作電壓不同，SDR存儲器的工作電壓為3.3V，DDR存儲器的工作電壓為2.5V。所以當使用SDR存儲器時，該內存電源控制器件D10使用磁珠，VDD輸出3.3V；而使用DDR存儲器時，該內存電源控制器件D10采用二極管1N4147，二極管的陽極接3.3V電源，陰極作為VDD輸出端，利用二極管的正向導通壓降，使VDD輸出2.5V。