[實(shí)用新型]基于FPGA的并聯(lián)IGBT差分接口驅(qū)動(dòng)單元

無效

• 申請?zhí)枺?/td>: 200920146587.1
• 申請日: 2009-04-22
• 公開（公告）號(hào): CN201403046Y
• 公開（公告）日: 2010-02-10
• 發(fā)明（設(shè)計(jì)）人: 于英男;馬惠春;車向中;戴碧君
• 申請（專利權(quán)）人: 中國北車股份有限公司大連電力牽引研發(fā)中心
• 主分類號(hào): H02M1/088
• 分類號(hào): H02M1/088
• 代理公司: 大連東方專利代理有限責(zé)任公司
• 代理人: 姜玉蓉

1、一種基于FPGA的并聯(lián)IGBT差分接口驅(qū)動(dòng)單元，包括主控單元(1)、雙絞線(2)和柵極驅(qū)動(dòng)檢測單元(3)，所述的主控單元(1)通過雙絞線(2)連接到柵極驅(qū)動(dòng)檢測單元(3)，其特征在于：所述的主控單元(1)由CPU和FPGA差分發(fā)生和接受單元組成，所述的柵極驅(qū)動(dòng)檢測單元(3)由FPGA差分發(fā)生和接受單元、柵極驅(qū)動(dòng)單元、故障反饋單元組成，所述的CPU由數(shù)字信號(hào)處理器DSP240系列最小控制系統(tǒng)組成，所述的FPGA差分發(fā)生和接受單元由XC3S200FPGA現(xiàn)場可編程門陣列的最小控制系統(tǒng)組成。

2、根據(jù)權(quán)利要求1所述的基于FPGA的并聯(lián)IGBT差分接口驅(qū)動(dòng)單元，其特征在于：所述的CPU的引腳PWM1-PWM6和中斷保護(hù)引腳PDPINT分別與主控側(cè)的FPGA的7個(gè)單端I/O相連。

3、根據(jù)權(quán)利要求1所述的基于FPGA的并聯(lián)IGBT差分接口驅(qū)動(dòng)單元，其特征在于：所述的柵極驅(qū)動(dòng)單元是以兩個(gè)2SD315驅(qū)動(dòng)板為核心的功率驅(qū)動(dòng)電路，兩個(gè)2SD315驅(qū)動(dòng)板的INA和INB端經(jīng)過兩個(gè)邏輯電路分別連接到驅(qū)動(dòng)側(cè)的FPGA差分發(fā)生和接受單元的4個(gè)單端I/O，兩個(gè)2SD315驅(qū)動(dòng)板的引腳SO經(jīng)過電平匹配電路與驅(qū)動(dòng)側(cè)的FPGA差分發(fā)生和接受單元的1個(gè)單端I/O串接。

4、根據(jù)權(quán)利要求1所述的基于FPGA的并聯(lián)IGBT差分接口驅(qū)動(dòng)單元，其特征在于：所述的雙絞線(2)是至少可配置10對(duì)以上的LVDS標(biāo)準(zhǔn)信號(hào)的雙絞線(2)。