[實用新型]一種電平轉換電路

無效

• 申請號: 200920146119.4
• 申請日: 2009-03-26
• 公開（公告）號: CN201440651U
• 公開（公告）日: 2010-04-21
• 發明（設計）人: 王捷;喬曉芳
• 申請（專利權）人: 康佳集團股份有限公司
• 主分類號: H03K19/003
• 分類號: H03K19/003
• 代理公司: 信息產業部電子專利中心 11010
• 代理人: 郭禾

技術領域

本實用新型涉及消費電子領域，尤其涉及一種電平轉換電路。

背景技術

I2C(Inter-Integrated?Circuit，內部集成電路)電平轉換適用于電視、電腦等的多媒體播放設備的部分電路中。然而某些對I2C電平有特殊要求的器件，需要對I2C信號進行電平轉換，已有的I2C轉換電路如圖1所示，時鐘信號SCL_A端的上拉電平為V1，時鐘信號SCL_B端的上拉電平為V2。在一般器件的電路系統中，V1和V2的同步上電很容易實現，在這種系統中，I2C的轉換電路可以滿足系統的要求。然而當系統上電時，若V1、V3同時先上電，V2后上電，此時三極管Q1的BE(圖中為1、2管腳)結導通，時鐘信號SCL_A能夠順利通過三極管Q1，但此時由于V2尚未上電，對時鐘信號SCL_B而言，V2節點等同于地，因而三極管Q1的2號管腳的電壓會被拉低，導致I2C處于異常狀態，直到V2上電之后，I2C才恢復正常。其中，SCL_A與SCL_B為一根時鐘線上的兩部分時鐘信號，SCL_A與SCL_B信號電平高低不相同，通過該電平轉換電路可以實現電平同步。

現有技術至少存在以下問題：

現有技術只能完成對轉換器件兩端電壓同時上電的系統的I2C電平轉換，當系統中的V1與V2上電時序存在差異時，系統上電一段時間內I2C電平會被強制拉低，可能導致I2C器件工作異常。

實用新型內容

本實用新型提供一種電平轉換電路，以實現當需電平轉換的信號的兩端上拉電平上電時序有先后時，有效地防止信號被強制拉低，從而順利地實現信號電平轉換的功能。

為達到上述目的，本實用新型提供一種電平轉換電路，包括第一上拉電阻(R1)、第二上拉電阻(R2)、第三上拉電阻(R3)、第四上拉電阻(R4)、第一三極管(Q1)和第二三級管(Q2)，

所述第一三極管(Q1)的基極通過所述第二上拉電阻(R2)與電壓控制端(V3)相連，發射極通過所述第三上拉電阻(R3)與上電端(V2)相連，集電極通過所述第一上拉電阻(R1)與上電端(V1)相連；

所述第二三極管(Q2)的基極通過所述第四上拉電阻(R4)與所述電壓控制端(V3)相連，發射極通過所述第一上拉電阻(R1)與所述上電端(V1)相連，集電極通過所述第三上拉電阻(R3)與所述上電端(V2)相連，該電平轉換電路還包括：第一肖特基二極管(D1)和第二肖特基二極管(D2)，

所述第一肖特基二極管(D1)的正向導通側與所述上電端(V1)相連，反向截止側與所述第一上拉電阻(R1)相連；

所述第二肖特基二極管(D2)的正向導通側與所述上電端(V2)相連，反向截止側與所述第三上拉電阻(R3)相連。

需要說明的是，當所述電壓控制端(V3)電平大于或等于所述上電端(V1)電平時，所述第一三極管(Q1)處于截止狀態。

當所述電壓控制端(V3)電平大于或等于所述上電端(V2)的電平時，所述第二三極管(Q2)處于截止狀態。

與現有技術相比，本實用新型實施例具有以下優點：

本實用新型提供的一種電平轉換電路，利用肖特基二極管的單向導電特性，可以有效防止由于轉換電路兩端上拉電平上電時序存在差異而引起的信號一段時間內被強制拉低現象的發生，保證需要電平轉換的器件正常工作。

附圖說明

為了更清楚地說明本實用新型實施例的技術方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本實用新型的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。

圖1為現有技術中I2C轉換電路原理圖；

圖2為本實用新型實施例一提供的一種電平轉換電路的結構圖；

圖3本實用新型實施例一提供的一種電平轉換電路的防拉低電路示意圖。

具體實施方式

下面將結合本實用新型實施例中的附圖，對本實用新型實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本實用新型的一部分實施例，而不是全部的實施例。基于本實用新型中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，都屬于本實用新型保護的范圍。

本實用新型提供一種電平轉換電路，以實現當需轉換的信號的兩端上拉電平上電時序有先后時，有效地防止信號被強制拉低，從而順利地實現信號電平轉換的功能。