[實用新型]一種疊層片式壓敏電阻網絡有效
| 申請號: | 200920134404.4 | 申請日: | 2009-07-30 |
| 公開(公告)號: | CN201556493U | 公開(公告)日: | 2010-08-18 |
| 發明(設計)人: | 徐鵬飛;丁曉鴻;付賢民;馬建華;黃波;黃寒寒;徐平友;尚曉云;段凜 | 申請(專利權)人: | 深圳振華富電子有限公司;中國振華(集團)科技股份有限公司 |
| 主分類號: | H01C7/10 | 分類號: | H01C7/10 |
| 代理公司: | 深圳中一專利商標事務所 44237 | 代理人: | 張全文 |
| 地址: | 518109 廣東省深圳市寶安*** | 國省代碼: | 廣東;44 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 疊層片式 壓敏電阻 網絡 | ||
技術領域
本實用新型屬于電子元器件領域,尤其涉及一種疊層片式壓敏電阻網絡。
背景技術
瞬變電壓和浪涌電壓以及靜電放電(Electro-Static?Discharge,ESD)對集成電路和半導體器件的破壞是眾所周知的,即半導體器件對電壓和電流的浪涌十分敏感,即使10-6數量級靜電噪聲也可能導致元器件、電路損壞或失效。而近年來集成電路和半導體器件的低電壓發展趨勢明顯,尤其是低電壓操作的手持式電子產品的發展使得過電壓保護元器件變得越來越重要,因此抑制瞬變電壓、浪涌電壓及ESD的片式元件無疑不可缺少。
隨著移動通信、個人數據處理機(Personal?Digital?Assistant,PDA)、計算機等設備的不斷小巧化,功能多樣化,內部電路設計的復雜化,對抑制瞬變電壓、浪涌電壓及ESD的防護需求也不斷增加,而壓敏電阻器也被廣泛應用于此類保護電路中。
傳統的片式壓敏電阻器為單個獨立產品,在多線路保護方面,占用面積大,不利于設備小型化,元件安裝效率低,造成整機成本高。
實用新型內容
本實用新型實施例的目的在于提供一種體積小、安裝效率高、成本低的疊層片式壓敏電阻網絡。
本實用新型實施例是這樣實現的,一種疊層片式壓敏電阻網絡,所述疊層片式壓敏電阻網絡包括:下介質層;形成于所述下介質層上的多個壓敏電阻單元,所述多個壓敏電阻單元之間相互獨立;連接至所述多個壓敏電阻單元的兩個端部的端電極;以及上介質層,與附著有多個壓敏電阻單元的下介質層結合;所述壓敏電阻單元進一步包括:內電極,附著于所述下介質層上;以及壓敏電阻膜,覆蓋于所述內電極上。
其中,所述多個壓敏電阻單元通過所述端電極構成并聯形式。
其中,所述壓敏電阻膜通過疊印或流延的方式覆蓋于所述內電極上。
其中,所述上介質層是通過流延的方式在附著有多個壓敏電阻單元的下介質層上形成。
其中,所述端電極是采用涂銀機在所述多個壓敏電阻單元的兩個端部涂銀后燒銀形成。
本實用新型實施例提供的疊層片式壓敏電阻網絡將多個分立的壓敏電阻單元集成為一體,在多線路過壓保護方面方便使用,提高了元件安裝密度和效率,降低了整機成本,實現了小型化;同時在壓敏電阻網絡除端電極外的瓷體上形成均勻致密、耐濕的保護層,有效解決了壓敏電阻網絡在電鍍的過程中導致的擴散和帶來性能變差的問題,使壓敏電阻網絡更易于進行電鍍鎳、錫處理,大大提高了產品的焊接可靠性。
附圖說明
圖1是本實用新型實施例提供的疊層片式壓敏電阻網絡的結構示意圖;
圖2是本實用新型實施例提供的疊層片式壓敏電阻網絡的分解結構示意圖;
圖3是本實用新型實施例提供的制作疊層片式壓敏電阻網絡的方法流程圖;
圖4是本實用新型第一實施例提供的疊層片式壓敏電阻網絡的立體結構示意圖。
具體實施方式
為了使本實用新型的目的、技術方案及優點更加清楚明白,以下結合附圖及實施例,對本實用新型進行進一步詳細說明。應當理解,此處所描述的具體實施例僅僅用以解釋本實用新型,并不用于限定本實用新型。
本實用新型實施例提供的疊層片式壓敏電阻網絡將多個分立的壓敏電阻單元集成為一體,在多線路過壓保護方面方便使用,提高了元件安裝密度和效率,降低了整機成本,實現了小型化。
本實用新型實施例提供的疊層片式壓敏電阻網絡可以應用于移動通信、PDA、計算機等電子設備在多線路過壓保護電路中的高效安裝。圖1是本實用新型實施例提供的疊層片式壓敏電阻網絡的結構示意圖,圖2是本實用新型實施例提供的疊層片式壓敏電阻網絡的分解結構示意圖;為了便于說明,僅示出了與本實用新型實施例相關的部分,詳述如下。
疊層片式壓敏電阻網絡包括:下介質層1、多個壓敏電阻單元2、端電極3以及上介質層4;其中,多個壓敏電阻單元2形成于下介質層1上;多個壓敏電阻單元2之間相互獨立;端電極3連接至多個壓敏電阻單元2的兩個端部,多個壓敏電阻單元2之間通過端電極3連接;上介質層4與附著有多個壓敏電阻單元2的下介質層1結合;壓敏電阻單元2進一步包括:附著于下介質層上的內電極21以及覆蓋于內電極上的壓敏電阻膜22。
在本實用新型實施例中,多個壓敏電阻單元2通過端電極3構成并聯形式。
作為本實用新型的一個實施例,壓敏電阻膜通過疊印或流延的方式覆蓋于內電極上。
在本實用新型實施例中,下介質層1和上介質層4由壓敏陶瓷粉料與粘合劑、溶劑、增塑劑充分球磨混合成粘度為20-500PaS的漿料制成。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于深圳振華富電子有限公司;中國振華(集團)科技股份有限公司,未經深圳振華富電子有限公司;中國振華(集團)科技股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200920134404.4/2.html,轉載請聲明來源鉆瓜專利網。





