[實(shí)用新型]數(shù)字式雷電探測(cè)裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 200920084968.1
• 申請(qǐng)日: 2009-04-14
• 公開（公告）號(hào): CN201378190Y
• 公開（公告）日: 2010-01-06
• 發(fā)明（設(shè)計(jì)）人: 陳家宏;吳裕斌;許遠(yuǎn)根;曹丹華;張勤;康文斌;馮萬興;方玉河;谷山強(qiáng);彭慶華;王海濤
• 申請(qǐng)（專利權(quán)）人: 國網(wǎng)電力科學(xué)研究院
• 主分類號(hào): G01R29/08
• 分類號(hào): G01R29/08
• 代理公司: 湖北武漢永嘉專利代理有限公司
• 代理人: 李雙全;莫 青

1、數(shù)字式雷電探測(cè)裝置，包括天線、信號(hào)調(diào)理器，其特征在于，由天線(13)，信號(hào)調(diào)理器(14)，模數(shù)轉(zhuǎn)換器(15)，地閃雷電信號(hào)識(shí)別模型模塊(16)，系統(tǒng)控制管理器(17)，輔助控制管理器(18)，通信接口(22)，外部存儲(chǔ)器(21)及時(shí)鐘(20)組成；系統(tǒng)控制管理器(17)采用的是數(shù)字信號(hào)處理器；輔助控制管理器(18)采用復(fù)雜可編程邏輯器件；外部存儲(chǔ)器(21)采用的是大容量并行高速靜態(tài)存儲(chǔ)器；天線(13)設(shè)有接收雷電電磁場(chǎng)輻射電磁波信號(hào)的輸入端，天線(13)的輸出端與信號(hào)調(diào)理器(14)的輸入端相連，信號(hào)調(diào)理器(14)的輸出端與模數(shù)轉(zhuǎn)換器(15)的輸入端相連，模數(shù)轉(zhuǎn)換器(15)的輸出端與地閃雷電信號(hào)識(shí)別模型模塊(16)的數(shù)據(jù)輸入端相連；模數(shù)轉(zhuǎn)換器(15)的時(shí)鐘輸入端與地閃雷電信號(hào)識(shí)別模型(29)模塊(16)的時(shí)鐘輸出端相連；地閃雷電信號(hào)識(shí)別模型模塊(16)的時(shí)鐘輸入端與時(shí)鐘(20)的輸出端相連；地閃雷電信號(hào)識(shí)別模型模塊(16)通過數(shù)據(jù)和地址總線分別與系統(tǒng)控制管理器(17)和輔助控制管理器(18)相連；系統(tǒng)控制管理器(17)通過數(shù)據(jù)和地址總線與輔助控制管理器(18)相連，并且通過數(shù)據(jù)和地址總線與外部存儲(chǔ)器(21)相連；地閃雷電信號(hào)識(shí)別模型模塊(16)、系統(tǒng)控制管理器(17)、輔助控制管理器(18)和外部存儲(chǔ)器(21)之間的控制輸入輸出端分別通過各自的控制總線相連；系統(tǒng)控制管理器(17)的通信輸入輸出口分別與通信接口(22)的內(nèi)側(cè)輸入輸出口相連；通信接口(22)外側(cè)的輸入輸出口與外界通信網(wǎng)相連。

2、根據(jù)權(quán)利要求1所述的數(shù)字式雷電探測(cè)裝置，其特征在于，所述的地閃雷電信號(hào)識(shí)別模型模塊(16)采用的是現(xiàn)場(chǎng)可編程門陣列器件，簡稱FPGA；FPGA采用被動(dòng)配置工作模式；內(nèi)部連接均采用的是并行同步總線方式連接；FPGA內(nèi)部邏輯區(qū)是由波形預(yù)處理器(28)、地閃雷電信號(hào)識(shí)別模型(29)、雷電信號(hào)波形先入先出緩存器(31)簡稱FIFO、波形編碼器(30)、波形特征值寄存器陣列(32)、時(shí)鐘電路(33)、時(shí)標(biāo)信號(hào)發(fā)生器(34)和數(shù)據(jù)接口電路(35)組成；波形預(yù)處理器(28)的輸入端與FPGA的數(shù)據(jù)輸入端相連；波形預(yù)處理器(28)的輸出端與地閃雷電信號(hào)識(shí)別模型(29)的輸入端相連；地閃雷電信號(hào)識(shí)別模型(29)的輸出端與波形特征值寄存器陣列(32)的輸入端相連；波形特征值寄存器陣列(32)的輸出端與數(shù)據(jù)接口電路(35)的輸入端相連；波形編碼器(30)的輸入端與FPGA的數(shù)據(jù)輸入端相連；波形編碼器(30)的輸出端與FIFO的輸入端相連；FIFO的輸出端與數(shù)據(jù)接口的輸入端相連；數(shù)據(jù)接口的輸出端通過FPGA上的地址與數(shù)據(jù)總線與外界相連；時(shí)鐘(20)的輸出端與FPGA的時(shí)鐘輸入端相連；時(shí)鐘電路(33)輸出端分別與FPGA的時(shí)鐘輸出端、波形預(yù)處理器(28)、地閃雷電信號(hào)識(shí)別模型(29)、波形編碼器(30)、時(shí)標(biāo)信號(hào)發(fā)生器(34)的時(shí)鐘輸入端相連；時(shí)標(biāo)信號(hào)發(fā)生器(34)的輸出端與波形編碼器(30)的時(shí)標(biāo)信號(hào)輸入端相連。

3、根據(jù)權(quán)利要求1所述的數(shù)字式雷電探測(cè)裝置，其特征在于，還包括大容量非易失性存儲(chǔ)器(42)和系統(tǒng)控制管理器(17)控制的自檢系統(tǒng)(38)；大容量非易失性存儲(chǔ)器(42)是一種高速并行存儲(chǔ)器；自檢系統(tǒng)(38)是由高速數(shù)模轉(zhuǎn)換器(39)，簡稱DAC、自檢信號(hào)發(fā)生器(40)、電子開關(guān)(41)及系統(tǒng)控制管理器(17)組成；系統(tǒng)控制管理器(17)的自檢信號(hào)輸出端與DAC的輸入端相連；DAC的輸入端與自檢信號(hào)發(fā)生器(40)的輸入端相連；自檢信號(hào)發(fā)生器(40)的輸出端與電子開關(guān)(41)的輸入端相連；電子開關(guān)(41)的輸出端輸出與天線(13)的模擬信號(hào)輸入端相連。

4、根據(jù)權(quán)利要求1所述的數(shù)字式雷電探測(cè)裝置，其特征在于，所述的信號(hào)調(diào)理器(14)是由前置放大器(23)、低通濾波器(24)、積分器(25)、高通濾波器(26)和差分變換器(27)組成；前置放大器(23)的輸入端與信號(hào)調(diào)理器(14)的信號(hào)輸入端相連；前置放大器(23)的輸出端與低通濾波器(24)的輸入端相連；低通濾波器(24)的輸出端與積分器(25)的輸入端相連；積分器(25)的輸出端與高通濾波器(26)的輸入端相連；高通濾波器(26)的輸出端與差分變換器(27)的輸入端相連；差分變換器(27)的輸出端入信號(hào)調(diào)理器(14)的輸出端相連；信號(hào)調(diào)理器(14)中所采用的運(yùn)算放大器均采用超低噪聲運(yùn)算放大器，信號(hào)調(diào)理器(14)輸出的信號(hào)為差分信號(hào)。