[實用新型]數字式雷電探測裝置

有效

• 申請號: 200920084968.1
• 申請日: 2009-04-14
• 公開（公告）號: CN201378190Y
• 公開（公告）日: 2010-01-06
• 發明（設計）人: 陳家宏;吳裕斌;許遠根;曹丹華;張勤;康文斌;馮萬興;方玉河;谷山強;彭慶華;王海濤
• 申請（專利權）人: 國網電力科學研究院
• 主分類號: G01R29/08
• 分類號: G01R29/08
• 代理公司: 湖北武漢永嘉專利代理有限公司
• 代理人: 李雙全;莫 青

1、數字式雷電探測裝置，包括天線、信號調理器，其特征在于，由天線(13)，信號調理器(14)，模數轉換器(15)，地閃雷電信號識別模型模塊(16)，系統控制管理器(17)，輔助控制管理器(18)，通信接口(22)，外部存儲器(21)及時鐘(20)組成；系統控制管理器(17)采用的是數字信號處理器；輔助控制管理器(18)采用復雜可編程邏輯器件；外部存儲器(21)采用的是大容量并行高速靜態存儲器；天線(13)設有接收雷電電磁場輻射電磁波信號的輸入端，天線(13)的輸出端與信號調理器(14)的輸入端相連，信號調理器(14)的輸出端與模數轉換器(15)的輸入端相連，模數轉換器(15)的輸出端與地閃雷電信號識別模型模塊(16)的數據輸入端相連；模數轉換器(15)的時鐘輸入端與地閃雷電信號識別模型(29)模塊(16)的時鐘輸出端相連；地閃雷電信號識別模型模塊(16)的時鐘輸入端與時鐘(20)的輸出端相連；地閃雷電信號識別模型模塊(16)通過數據和地址總線分別與系統控制管理器(17)和輔助控制管理器(18)相連；系統控制管理器(17)通過數據和地址總線與輔助控制管理器(18)相連，并且通過數據和地址總線與外部存儲器(21)相連；地閃雷電信號識別模型模塊(16)、系統控制管理器(17)、輔助控制管理器(18)和外部存儲器(21)之間的控制輸入輸出端分別通過各自的控制總線相連；系統控制管理器(17)的通信輸入輸出口分別與通信接口(22)的內側輸入輸出口相連；通信接口(22)外側的輸入輸出口與外界通信網相連。

2、根據權利要求1所述的數字式雷電探測裝置，其特征在于，所述的地閃雷電信號識別模型模塊(16)采用的是現場可編程門陣列器件，簡稱FPGA；FPGA采用被動配置工作模式；內部連接均采用的是并行同步總線方式連接；FPGA內部邏輯區是由波形預處理器(28)、地閃雷電信號識別模型(29)、雷電信號波形先入先出緩存器(31)簡稱FIFO、波形編碼器(30)、波形特征值寄存器陣列(32)、時鐘電路(33)、時標信號發生器(34)和數據接口電路(35)組成；波形預處理器(28)的輸入端與FPGA的數據輸入端相連；波形預處理器(28)的輸出端與地閃雷電信號識別模型(29)的輸入端相連；地閃雷電信號識別模型(29)的輸出端與波形特征值寄存器陣列(32)的輸入端相連；波形特征值寄存器陣列(32)的輸出端與數據接口電路(35)的輸入端相連；波形編碼器(30)的輸入端與FPGA的數據輸入端相連；波形編碼器(30)的輸出端與FIFO的輸入端相連；FIFO的輸出端與數據接口的輸入端相連；數據接口的輸出端通過FPGA上的地址與數據總線與外界相連；時鐘(20)的輸出端與FPGA的時鐘輸入端相連；時鐘電路(33)輸出端分別與FPGA的時鐘輸出端、波形預處理器(28)、地閃雷電信號識別模型(29)、波形編碼器(30)、時標信號發生器(34)的時鐘輸入端相連；時標信號發生器(34)的輸出端與波形編碼器(30)的時標信號輸入端相連。

3、根據權利要求1所述的數字式雷電探測裝置，其特征在于，還包括大容量非易失性存儲器(42)和系統控制管理器(17)控制的自檢系統(38)；大容量非易失性存儲器(42)是一種高速并行存儲器；自檢系統(38)是由高速數模轉換器(39)，簡稱DAC、自檢信號發生器(40)、電子開關(41)及系統控制管理器(17)組成；系統控制管理器(17)的自檢信號輸出端與DAC的輸入端相連；DAC的輸入端與自檢信號發生器(40)的輸入端相連；自檢信號發生器(40)的輸出端與電子開關(41)的輸入端相連；電子開關(41)的輸出端輸出與天線(13)的模擬信號輸入端相連。

4、根據權利要求1所述的數字式雷電探測裝置，其特征在于，所述的信號調理器(14)是由前置放大器(23)、低通濾波器(24)、積分器(25)、高通濾波器(26)和差分變換器(27)組成；前置放大器(23)的輸入端與信號調理器(14)的信號輸入端相連；前置放大器(23)的輸出端與低通濾波器(24)的輸入端相連；低通濾波器(24)的輸出端與積分器(25)的輸入端相連；積分器(25)的輸出端與高通濾波器(26)的輸入端相連；高通濾波器(26)的輸出端與差分變換器(27)的輸入端相連；差分變換器(27)的輸出端入信號調理器(14)的輸出端相連；信號調理器(14)中所采用的運算放大器均采用超低噪聲運算放大器，信號調理器(14)輸出的信號為差分信號。