[實用新型]一種高線性度插值器

無效

• 申請號: 200920083073.6
• 申請日: 2009-08-03
• 公開（公告）號: CN201504239U
• 公開（公告）日: 2010-06-09
• 發明（設計）人: 武國勝;全勇;張子澈
• 申請（專利權）人: 四川和芯微電子股份有限公司
• 主分類號: H04L12/02
• 分類號: H04L12/02;H04B1/00
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本實用新型涉及集成電路領域，特別是一種高線性度插值器。

背景技術

高線性度插值器在數據接收-發送系統中廣泛應用，例如數據采樣，頻率抖動生成(括頻ssc)等功能模塊。在不同數字配置字情況下，線性插值器產生均勻多相時鐘，高性能的數據接收-發送系統要求這些時鐘有極高的線性度與一致性。簡單介紹插值器工作原理如圖1，輸入Ain，Bin同源時鐘分別經過不同延遲得到，在相位上相差Φ，表現為時間延遲tDelay。插值器另有一相位控制字輸入：PH<0:X>，該輸入控制字控制插值單元輸出信號相位量，其中X∈N[1，+∞)，當控制字PH<0:X>由最小值(0，……，0)變化至最大值(1，……，1)過程中，插值器輸出由前相位Ain均勻變化至后相位Bin，變換步長為：Φ/2^(X+1)。

傳統的插值器雖然可以對版圖進行精確對稱與匹配控制，可以消除空間上的差異，但由于高速狀態時輸入信號通過輸入管寄生電容耦合至輸出(如圖2所示)，使得插值器輸入端2信號由于相位的差異即時間上的差異相互之間產生串擾，惡化插值輸出線性度，使得相位變化非均勻，且由控制字PH<0:X>最小值(0，……，0)變化至最大值(1，……，1)過程中，插值器輸出時前相位Ain并不能完全切換至后相位Bin。

因此，傳統插值器線性度較差，限制了其應用。

實用新型內容

本實用新型的目的是提供一種高線性度插值器電路，不僅消除了插值器輸入端2信號由于相位的差異相互之間產生的串擾，而且極大增加了插值輸出線性度，使得相位變化趨于均勻，提高了插值器電路的應用。

本實用新型的技術方案如下：

一種高線性度插值器電路，其特征在于：在插值單元(MixerCell)漏電路徑上設置與輸入相位控制字相關的可控開關，修正了由于插值器輸入端兩對參考差分信號因固有時間上差異而產生的串擾，極大提高了插值輸出結果線性度。

所述電路為X+1位寬插值器，包括X+1個插值單元：MixerCell<0>，MixerCell<1>，……，MixerCell<X>，其中X＞0；X+1個插值單元并行共輸出，共地連接，輸出共同連接至輸出負載，輸出端送出插值信號INTout。

輸入參考相位Ain、Bin送至每一個插值單元的輸入口，相位控制字即插相控制字總線分別將單bit控制信號送至對應插值單元，即PH<0>/LEN<0>至MixerCell<0>，PH<1>/LEN<1>至MixerCell<1>，……，PH<X>/LEN<X>至MixerCell<X>。

所述每個插值單元分別通過A信號通路與B信號通路對輸入信號Ain、Bin進行處理，A信號通路從上至下由A路負載開關、A路輸入放大器和A路電流沉開關級連，B信號通路從上至下由B路負載開關、B路輸入放大器和B路電流沉開關級連；A信號通路與B信號通路的上端共同連接輸出負載，輸出信號INTout，下端共同連接至帶有使能功能的電流沉的上端，所述電流沉下端接地。

或者，所述每個插值單元分別通過A信號通路與B信號通路對輸入信號Ain、Bin進行處理，A信號通路從上至下由A路電流源開關、A路輸入放大器和A路負載開關級連，B信號通路從上至下由B路電流源開關、B路輸入放大器和B路負載開關級連；A信號通路與B信號通路上端共同連接至帶有使能功能的電流源的下端，所述電流源上端接電源，A信號通路與B信號通路下端共同連接至輸出負載，輸出信號INTout。

本發明的工作原理如下：