[實(shí)用新型]一種基于PXI總線的誤碼率測(cè)試模塊

有效

• 申請(qǐng)?zhí)枺?/td>: 200920079931.X
• 申請(qǐng)日: 2009-03-31
• 公開（公告）號(hào): CN201422114Y
• 公開（公告）日: 2010-03-10
• 發(fā)明（設(shè)計(jì)）人: 高峰;齊永龍
• 申請(qǐng)（專利權(quán)）人: 成都縱橫測(cè)控技術(shù)有限公司
• 主分類號(hào): H04L1/20
• 分類號(hào): H04L1/20;G06F13/38
• 代理公司: 成都九鼎天元知識(shí)產(chǎn)權(quán)代理有限公司
• 代理人: 劉世權(quán)

1、一種基于PXI總線的誤碼率測(cè)試模塊，其特征在于，所述模塊包括：

測(cè)試數(shù)據(jù)生成器，用于產(chǎn)生并輸出用于測(cè)試被測(cè)設(shè)備的數(shù)字圖形數(shù)據(jù)，及對(duì)接收的帶誤碼的數(shù)據(jù)流中的誤碼數(shù)進(jìn)行統(tǒng)計(jì)；

控制單元，用于根據(jù)被測(cè)設(shè)備使用的通信接口類型將測(cè)試數(shù)據(jù)生成器輸出的數(shù)字圖形數(shù)據(jù)進(jìn)行成幀處理或同/異步串口轉(zhuǎn)換后輸出，及將帶誤碼的數(shù)據(jù)流按相應(yīng)的接口協(xié)議進(jìn)行解幀處理或同/異步串口轉(zhuǎn)換后輸出給測(cè)試數(shù)據(jù)生成器，并統(tǒng)計(jì)帶誤碼的數(shù)據(jù)流總數(shù)；

誤碼率計(jì)算單元，用于根據(jù)通過控制單元獲取的帶誤碼的數(shù)據(jù)流總數(shù)及誤碼數(shù)信息計(jì)算誤碼率；

DDS，用于在控制單元的控制下為測(cè)試數(shù)據(jù)生成器提供可變時(shí)鐘的合成源；以及

接口處理單元，用于將控制單元輸出的數(shù)字圖形數(shù)據(jù)轉(zhuǎn)換成適配于被測(cè)設(shè)備的通信接口后傳輸給被測(cè)設(shè)備，及通過相應(yīng)的通信接口接收被測(cè)設(shè)備輸出的帶誤碼的數(shù)據(jù)流并轉(zhuǎn)換成適配于控制單元處理的格式后輸出至控制單元。

2、如權(quán)利要求1所述的基于PXI總線的誤碼率測(cè)試模塊，其特征在于，所述模塊支持的通信接口包括電信接口和數(shù)據(jù)接口。

3、如權(quán)利要求2所述的基于PXI總線的誤碼率測(cè)試模塊，其特征在于，所述控制單元包括：

E1成幀器，用于按照電信接口協(xié)議對(duì)數(shù)字圖形數(shù)據(jù)進(jìn)行組幀及對(duì)帶誤碼的數(shù)據(jù)進(jìn)行解幀；

同/異串口轉(zhuǎn)換器，用于按照數(shù)據(jù)接口協(xié)議對(duì)數(shù)字圖形數(shù)據(jù)及帶誤碼的數(shù)據(jù)進(jìn)行相應(yīng)的同/異步串口轉(zhuǎn)換；

計(jì)數(shù)器，用于統(tǒng)計(jì)接收的數(shù)字圖形數(shù)據(jù)位數(shù)及輸出的帶誤碼的數(shù)據(jù)位數(shù)；

EBC接口，用于實(shí)現(xiàn)控制單元與誤碼率計(jì)算單元的通信；

DDS接口，用于實(shí)現(xiàn)控制單元與DDS的通信。

4、如權(quán)利要求2所述的基于PXI總線的誤碼率測(cè)試模塊，其特征在于，所述接口處理單元包括：

電平轉(zhuǎn)換器，用于對(duì)通過數(shù)據(jù)接口與被測(cè)設(shè)備通信的數(shù)據(jù)進(jìn)行相應(yīng)的電平轉(zhuǎn)換；

編/解碼器，用于對(duì)通過電信接口接收的帶誤碼的數(shù)據(jù)流進(jìn)行解碼，及對(duì)變壓器輸出的數(shù)字圖形數(shù)據(jù)進(jìn)行編碼后通過電信接口輸出給被測(cè)設(shè)備；

變壓器，用于對(duì)編/解碼器解碼后的數(shù)據(jù)流進(jìn)行電壓轉(zhuǎn)換后輸出給控制單元，及對(duì)控制單元輸出的數(shù)字圖形數(shù)據(jù)進(jìn)行電壓轉(zhuǎn)換后輸出至編/解碼器。

5、如權(quán)利要求1所述的基于PXI總線的誤碼率測(cè)試模塊，其特征在于，所述模塊還包括時(shí)鐘驅(qū)動(dòng)/接收器，用于在控制單元的控制下接收外時(shí)鐘信號(hào)并進(jìn)行相應(yīng)的時(shí)鐘信號(hào)電平的適配轉(zhuǎn)換后輸出至控制單元，由控制單元根據(jù)被測(cè)設(shè)備的時(shí)鐘設(shè)置將該外時(shí)鐘作為測(cè)試數(shù)據(jù)生成器固定頻率的外部時(shí)鐘源。

6、如權(quán)利要求1所述的基于PXI總線的誤碼率測(cè)試模塊，其特征在于，所述誤碼率計(jì)算單元中采用PowerPC405EP芯片作為PCI橋芯片和通信處理芯片，并采用嵌入式VxWorks操作系統(tǒng)，用于完成PCI總線到本地總線EBC之間的轉(zhuǎn)換以及通信數(shù)據(jù)的收發(fā)和誤碼率的計(jì)算。

7、如權(quán)利要求1所述的基于PXI總線的誤碼率測(cè)試模塊，其特征在于，所述控制單元采用FPGA實(shí)現(xiàn)。

8、如權(quán)利要求1所述的基于PXI總線的誤碼率測(cè)試模塊，其特征在于，所述測(cè)試數(shù)據(jù)生成器采用DS2174芯片實(shí)現(xiàn)。

9、如權(quán)利要求1所述的基于PXI總線的誤碼率測(cè)試模塊，其特征在于，所述誤碼率計(jì)算單元通過PXI總線與所集成的系統(tǒng)通信。