[實用新型]SIP基板

無效

• 申請號: 200920074726.4
• 申請日: 2009-11-26
• 公開（公告）號: CN201549490U
• 公開（公告）日: 2010-08-11
• 發明（設計）人: 李強;曾志敏;高金德
• 申請（專利權）人: 上海華虹NEC電子有限公司
• 主分類號: H01L23/13
• 分類號: H01L23/13
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 張驥

技術領域

本實用新型涉及一種系統級封裝技術，具體涉及一種SIP基板。

背景技術

隨著整個系統功耗、面積、便攜性以及功能的要求越來越高，怎樣將多個不同功能的電路整合在一起，對芯片的設計、制造以及封裝都提出了新的要求。

片上系統(SOC)是一種解決方案，在芯片設計階段時就將各個不同功能的IP整合到一個芯片中。此方案對芯片的設計和制造要求較高，面市時間較長。

作為一種替代方案，出現了一種系統級封裝SIP(System?in?package)技術，該技術將普通PCB(電路板)作為SIP基板，根據需求，在一塊PCB基板上進行布線和芯片布局設計，先將一些被動元件通過SMT(表面貼裝技術)安裝到這個PCB基板上，然后再將現有的不同功能的芯片通過類似傳統封裝的工藝安裝、打線、塑封到一個封裝中。這種在封裝內實現的系統方案，由于只是涉及到封裝方式的改變，因而實現較快，整個成本較低，方案也更加靈活，可以快速應對市場的變化。

但是不同的芯片要整合到一個封裝中，對于SIP基板的設計，尤其是應力設計提出了極高的要求。而普通的PCB是塑膠材質，與硅材料的熱膨脹系數(CTE)差別較大，如果直接將其當作傳統的lead?frame(引線框)進行裝片(Die?attach)、打線(Wire?bond)、模塑(molding)等傳統封裝工藝，在封裝的熱過程中，由于SIP基板與硅的CTE不匹配，會導致收縮率不同，使芯片產生變形、收縮、翹曲而產生額外的機械應力，嚴重的將導致芯片有微裂紋，輕的也會使某些對外部應力敏感的芯片發生失效。如flash芯片，由于應力匹配不好，封裝過程中產生的外部機械應力容易引起芯片產生裂紋或氧化層質量變差等問題，從而發生芯片失效或者性能退化。

實用新型內容

本實用新型所要解決的技術問題是提供一種SIP基板，它可以避免封裝熱過程中發生應力集中，保證封裝的良率和可靠性。

為解決上述技術問題，本實用新型SIP基板的技術解決方案為：

包括PCB板、目標芯片，目標芯片設置于PCB板的表面；所述目標芯片周圍的PCB板上開設有多個通孔，各通孔所圍成的區域形狀與目標芯片的形狀一致，各通孔所圍成的區域面積大于目標芯片的面積；通孔之間的區域為PCB布線的位置。

所述目標芯片一側的通孔為一個或多個。

本實用新型可以達到的技術效果是：

本實用新型在不改變現有的PCB板材料的基礎上，使用特定的基板layout(布局)圖形設計，低成本地改善和優化了目標芯片與PCB板之間的應力匹配和分布，避免了由于PCB板與硅材料之間的熱膨脹系數相差較大，而在封裝熱過程中發生的應力集中問題，擴大了封裝的工藝余量，保證了封裝良率和可靠性。

附圖說明

下面結合附圖和具體實施方式對本實用新型作進一步詳細的說明：

圖1是本實用新型SIP基板的示意圖；

圖2是本實用新型另一實施例的示意圖。

圖中附圖標記說明：

10為目標芯片，???????????20為基板，

1為PCB布線，?????????????A為目標芯片的安裝位置，

B為PCB的布線位置。

具體實施方式

如圖1所示，本實用新型SIP基板，包括PCB板20、目標芯片10，目標芯片10設置于PCB板20的表面，目標芯片10周圍的PCB板20上開設有多個通孔2，各通孔2所圍成的區域A(即圖1中長虛線所圍區域)形狀與目標芯片10的形狀一致，各通孔2所圍成的區域A面積大于目標芯片10的面積；通孔2之間的區域B(即圖1中短虛線所圍區域)為PCB布線1的位置。

目標芯片10一側的通孔2，可以包括多個通孔，也可以是一個長通孔，如圖2所示。

各通孔2所圍成的區域A即為用于安裝目標芯片10的基板，通孔2使得安裝目標芯片10的基板與PCB板20本體連結程度較小，而剩余的PCB板20連結部分在封裝的熱過程中雖然也會發生形變，但是因此而產生的應力已經大為減小，施加在目標芯片10上的應力更加微乎其微，從而擴大了封裝的工藝余量。

本實用新型通過在SIP基板上開設通孔，既考慮了SIP基板的布線要求，又改善了目標芯片10周圍的應力匹配，使得目標芯片10周圍的環境和單芯片傳統封裝環境類似，減小了由于封裝材料以及PCB板20與目標芯片10之間的熱膨脹系數不同，而導致在封裝熱過程中產生機械應力作用在目標芯片10上，進而提升了封裝的良率和可靠性。