[實用新型]一種基于MSK差分檢測解調的解擴裝置

無效

• 申請號: 200920037082.1
• 申請日: 2009-02-17
• 公開（公告）號: CN201341132Y
• 公開（公告）日: 2009-11-04
• 發明（設計）人: 劉昊;唐玲;蔣富龍;姚國良;吳建輝;時龍興
• 申請（專利權）人: 東南大學
• 主分類號: H04B1/69
• 分類號: H04B1/69
• 代理公司: 南京經緯專利商標代理有限公司
• 代理人: 魏學成

技術領域

本實用新型涉及一種通信系統接收機的解擴裝置，尤其涉及一種基于MSK差分檢測解調的解擴裝置，屬于擴頻通信系統解擴領域。

背景技術

IEEE802.15.4標準定義了低速無線個人域網絡(LR-WPAN)的物理層和媒體接入控制層兩個規范。IEEE?802.15.4標準的低速率、低功耗和短距離傳輸的特點使它適合應用于無線傳感器網絡領域。IEEE?802.15.4標準物理層規定了兩個頻段：即2.4GHz頻段和868/915MHz頻段，在全球通用的2.4GHz頻段，規范規定了采用0-QPSK調制方案和直序擴頻技術。

因為IEEE802.15.4標準采用的O-QPSK調制方案是帶半正弦波脈沖整形的0-QPSK調制方案，所以這種調制方案等價于最小頻移鍵控(MSK)調制，可以采用MSK差分檢測解調的方法及一定的編碼處理實現對IEEE802.15.4標準已調信號的解調。

現有技術中，解擴裝置直接對解調數據進行差分編碼，再進行相關運算，同或相關電路中的同或相關器數量較多，使得電路較為復雜。

發明內容

本實用新型為解決解擴中相關運算量的問題而提出一種基于MSK差分檢測解調的解擴裝置。

一種基于MSK差分檢測解調的解擴裝置，其結構包括：時鐘控制電路、32位移位寄存器、同或相加電路、32位循環移位寄存器、6位減法器、最大絕對值鎖存器、比較器、symbol鎖存器、3位計數器和4位移位寄存器，其中：時鐘控制電路的輸出端分別連接32位循環移位寄存器的輸入端、最大絕對值鎖存器的輸入端、3位計數器的輸入端、symbol鎖存器的輸入端和4位移位寄存器的輸入端，同或相加電路的輸入端分別連接32位移位寄存器的輸出端和32位循環移位寄存器的輸出端，同或相加電路的輸出端連接6位減法器的輸入端，6位減法器的輸出端分別連接symbol鎖存器的輸入端、比較器的輸入端和最大絕對值鎖存器的輸入端，最大絕對值鎖存器的輸出端連接比較器的輸入端，比較器的輸出端分別連接最大絕對值鎖存器的輸入端和symbol鎖存器的輸入端，3位計數器的輸出端連接symbol鎖存器的輸入端，symbol鎖存器的輸出端連接4位移位寄存器的輸入端。

本實用新型是一種適用于IEEE802.15.4標準的基于MSK差分檢測解調的解擴裝置，其解擴中相關運算量較一般解擴方法減少了一半，同或相加電路中相關器數量的減少使系統功耗降低，電路簡單。

附圖說明

圖1是本實用新型的結構示意圖。

具體實施方式

如圖1所示，一種基于MSK差分檢測解調的解擴裝置，其結構包括：時鐘控制電路、32位移位寄存器、同或相加電路、32位循環移位寄存器、6位減法器、最大絕對值鎖存器、比較器、symbol鎖存器、3位計數器和4位移位寄存器，其中：同或相加電路可用32位串行或并行相關器，時鐘控制電路的輸出端分別連接32位循環移位寄存器的輸入端、最大絕對值鎖存器的輸入端、3位計數器的輸入端、symbol鎖存器的輸入端和4位移位寄存器的輸入端，同或相加電路的輸入端分別連接32位移位寄存器的輸出端和32位循環移位寄存器的輸出端，同或相加電路的輸出端連接6位減法器的輸入端，6位減法器的輸出端分別連接symbol鎖存器的輸入端、比較器的輸入端和最大絕對值鎖存器的輸入端，最大絕對值鎖存器的輸出端連接比較器的輸入端，比較器的輸出端分別連接最大絕對值鎖存器的輸入端和symbol鎖存器的輸入端，3位計數器的輸出端連接symbol鎖存器的輸入端，symbol鎖存器的輸出端連接4位移位寄存器的輸入端。

時鐘控制電路利用系統時鐘in_clk和同步電路輸出的位同步時鐘脈沖in_chipclk_en產生smbclk_en，cclk_en和bitclk_en脈沖信號，in_chipclk_en、smbclk_en、cclk_en和bitclk_en信號高電平的持續時間都是in_clk的一個時鐘周期。假設in_clk是16MHz，則4個in_chipclk_en對應1個cclk_en，16個in_chipclk_en對應1個smbclk_en，1個smbclk_en對應4個bitclk_en。如圖1所示，cclk_en分別輸出給32位循環移位寄存器、最大絕對值鎖存器和3位計數器；smbclk_en分別輸出給最大絕對值鎖存器、3位計數器、symbol鎖存器和4位移位寄存器；bitclk_en輸出給4位移位寄存器。

解擴方法為：對IEEE802.15.4標準規定的symbol0對應的32位PN0碼每四個進行(1，-1，-1，1)的映射得到序列PN0_1，再對其進行差分譯碼運算得到碼元序列PN0_2，將碼元序列PN0_2存儲在32位循環移位寄存器里；每接收到的32位數據與碼元序列PN0_2及其在時鐘控制下每右移四位序列進行同或相關運算，得到相關值logic_cvalue，logic_cvalue在6位減法器中減去16得到signed_cvalue；signed_cvalue的絕對值與最大絕對值鎖存器中的值相比較，如果signed_cvalue的絕對值大則將其存入最大絕對值鎖存器，同時bigger信號有效，signed_cvalue的符號值在bigger信號有效時存入symbol鎖存器的最高位；3位計數器在smbclk_en有效時開始計數，每收到一個cclk_en脈沖3位計數器加一，如果bigger信號有效，則將3位計數器的值存入symbol鎖存器中的低三位；symbol鎖存器中的值在smbclk_en有效時被載入4位移位寄存器，在bitclk_en的控制下進行并串轉換，串行輸出的即為最終解擴出來的比特數據。