[發明專利]多重標準視頻解碼系統

無效

• 申請號: 200910309464.X
• 申請日: 2009-11-09
• 公開（公告）號: CN102055970A
• 公開（公告）日: 2011-05-11
• 發明（設計）人: 李一心;童怡新;施澤聰;林聲偉
• 申請（專利權）人: 鴻富錦精密工業（深圳）有限公司;鴻海精密工業股份有限公司
• 主分類號: H04N7/26
• 分類號: H04N7/26;H04N7/50
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種多重標準視頻解碼系統，其特征在于包括：

內存，用來儲存比特流及解碼過程中的暫時性數據；

多重主端橋接接口，連接至該內存；

多個處理器，其中該多個處理器包含至少一處理器，經由該多重主端橋接接口從該內存接收該比特流；以及

多個硬件加速器，每一硬件加速器接收來自所述多個處理器中的一個之指令執行視頻解碼流程，并經由該多重主端橋接接口存取于該內存。

2.如權利要求1所述之多重標準視頻解碼系統，其特征在于，該多個處理器之間經由點對點總線連結。

3.如權利要求1所述之多重標準視頻解碼系統，其特征在于，該多個處理器與相應的硬件加速器之間經由點對點總線連結。

4.如權利要求1所述之多重標準視頻解碼系統，其特征在于，該多個硬件加速器包含第一硬件加速器，該第一硬件加速器從該多個處理器中的一個接收解碼指令執行可變長度解碼。

5.如權利要求1所述之多重標準視頻解碼系統，其特征在于，該多個硬件加速器包含第二硬件加速器，該第二硬件加速器從該多個處理器中的另一個接收解碼指令執行離散余弦反轉換。

6.如權利要求1所述之多重標準視頻解碼系統，其特征在于，該多個硬件加速器包含第三硬件加速器，該第三硬件加速器從該多個處理器中的又一個接收解碼指令執行運動補償。

7.如權利要求1所述之多重標準視頻解碼系統，其特征在于，該多個硬件加速器包含第四硬件加速器，該第四硬件加速器從該多個處理器中的還一個接收解碼指令執行去區塊過濾。

8.如權利要求1所述之多重標準視頻解碼系統，其特征在于，該多個硬件加速器與該內存共享緩沖區，作為數據交換之用。

9.一種多重標準視頻解碼系統，其特征在于包括：

內存；

多重主端橋接接口；

點對點總線；

多個處理器，其中至少一個處理器經由該多重主端橋接接口從該內存接收該比特流；以及

多個硬件加速器，所述多個硬件加速器接收來自該多個處理器中的一個的指令執行視頻解碼流程，經由該多重主端橋接接口存取于該內存，并經由點對點總線連結所述處理器。

10.如權利要求9所述之多重標準視頻解碼系統，其特征在于，該多個處理器之間經由點對點總線連結。

11.如權利要求9所述之多重標準視頻解碼系統，其特征在于，該多個硬件加速器包含第一硬件加速器，該第一硬件加速器從該多個處理器中的一個接收解碼指令開始而執行可變長度解碼。

12.如權利要求9所述之多重標準視頻解碼系統，其特征在于，該多個硬件加速器包含第二硬件加速器，該第二硬件加速器從該多個處理器中的另一個接收解碼指令開始而執行離散余弦反轉換。

13.如權利要求9所述之多重標準視頻解碼系統，其特征在于，該多個硬件加速器包含第三硬件加速器，該第三硬件加速器從該多個處理器中的又一個接收解碼指令而執行運動補償。

14.如權利要求9所述之多重標準視頻解碼系統，其特征在于，該多個硬件加速器包含第四硬件加速器，該第四硬件加速器從該多個處理器中的還一個接收解碼指令而執行去區塊過濾。

15.如權利要求9所述之多重標準視頻解碼系統，其特征在于，該多個硬件加速器與該內存共享緩沖區，作為數據交換之用。

16.一種多重標準視頻解碼方法，執行于一多重標準視頻解碼系統中，其特征在于包括：

該多重標準視頻解碼系統的第一處理器接收比特流；

通過該多重標準視頻解碼系統的第一硬件加速器執行可變長度編碼；

通過該多重標準視頻解碼系統的第二硬件加速器執行離散余弦反轉換；

通過該多重標準視頻解碼系統的第三硬件加速器執行運動補償；以及

通過該多重標準視頻解碼系統的第四硬件加速器執行去區塊過濾。

17.如權利要求16所述之多重標準視頻解碼方法，其特征在于，該第二硬件加速器、該第三硬件加速器以及該第四硬件加速器共享緩沖區以交換數據。