[發明專利]一種選擇性去除TaN金屬柵電極層的方法

有效

• 申請號: 200910307689.1
• 申請日: 2009-09-25
• 公開（公告）號: CN101656208A
• 公開（公告）日: 2010-02-24
• 發明（設計）人: 李永亮;徐秋霞
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L21/8238
• 代理公司: 北京市德權律師事務所
• 代理人: 王建國

技術領域

本發明涉及一種選擇性去除金屬柵電極層的方法，尤其涉及一種選擇性去除TaN金屬柵 電極層的方法，屬于集成電路制造技術領域。

背景技術

隨著半導體器件的特征尺寸進入到45nm技術節點以后，采用高K(介電常數)/金屬柵材料 代替傳統的SiO₂/poly(多晶硅)結構已經成為了必然的選擇。TaN金屬柵材料由于具有好的 熱穩定性、化學穩定性，可以控制的功函數，以及與Hf基高介電常數柵介質有好的粘附性等 特點使其成為了納米級CMOS(互補型金屬-氧化物-半導體場效應晶體管)器件中NMOSFET (N型金屬-氧化物-半導體場效應晶體管)金屬柵材料的有力候選者。為了實現N/PMOSFET 對金屬柵功函數的不同要求，即N/PMOSFET金屬柵的有效功函數應分別處于Si的導帶底/價帶 頂，可采用淀積-腐蝕-再淀積的集成方法實現。該集成方法是在高K柵介質層上淀積第一層 金屬柵電極層后，先用濕法腐蝕選擇性去除第一層金屬柵電極層，然后再淀積第二層金屬柵 電極層，從而實現N/PMOSFET具有不同功函數的金屬柵。

采用淀積-腐蝕-再淀積的集成方法實現雙金屬柵的集成時，若第一層金屬柵電極層是由 TaN形成的，為了實現TaN金屬柵電極層的選擇性去除必須要滿足以下條件：TaN金屬柵電極 層的腐蝕溶液要對高K柵介質層和掩膜具有較高的選擇比；TaN金屬柵電極層濕法腐蝕后，去 除掩膜時也不能損傷高K柵介質層和TaN金屬柵電極層，否則會影響器件的可靠性。采用含有 NH₄OH和H₂O₂的混合溶液腐蝕TaN金屬柵電極層時，由于該溶液中含有的NH₄OH溶液對光刻膠 掩膜損傷較大，采用光刻膠掩膜為掩膜的工藝窗口很小，所以一般采用正硅酸四乙酯(TEOS )硬掩膜來實現TaN金屬柵電極層的選擇性去除。另外，雖然NH₄OH和H₂O₂的混合溶液對正硅 酸四乙酯硬掩膜的選擇比很高，可以實現TaN金屬柵電極層的選擇性去除，但去除正硅酸四 乙酯時需采用含有HF的溶液，該溶液對HfO₂高K柵介質層的選擇比很高，但對HfSiON等高K 柵介質層的選擇比很低，所以正硅酸四乙酯硬掩膜與HfSiON高K柵介質層存在兼容性的問題 ，不適用于在HfSiON高K柵介質層上實現TaN金屬柵電極層選擇性去除的需要。

發明內容

本發明針對現有濕法腐蝕選擇性去除第一層TaN金屬柵電極層后，需采用含有HF的溶液 去除TEOS硬掩膜，但含有HF的溶液對HfSiON等高K柵介質層的選擇比很低，使得TEOS硬掩膜 與HfSiON高K柵介質層存在兼容性的問題，不適用于在HfSiON高K柵介質層上實現TaN金屬柵 電極層選擇性去除需要的不足，提供一種選擇性去除TaN金屬柵電極層的方法。

本發明解決上述技術問題的技術方案如下：一種選擇性去除TaN金屬柵電極層的方法， 包括以下步驟：

步驟10：在半導體襯底上形成高K柵介質層；

步驟20：在所述高K柵介質層上形成TaN金屬柵電極層，并在所述TaN金屬柵電極層上形 成非晶硅硬掩膜；

步驟30：采用干法刻蝕所述非晶硅硬掩膜形成硬掩膜的圖形；

步驟40：采用含有NH₄OH和H₂O₂的混合溶液對未被所述硬掩膜的圖形覆蓋的TaN金屬柵電 極層進行選擇性腐蝕；

步驟50：采用含有NH₄OH的水溶液去除所述硬掩膜的圖形。

進一步，所述步驟10中的高K柵介質層由HfO₂、HfON、HfAlO、HfAlON、HfTaO、HfTaON 、HfSiO、HfSiON、HfZrO、HfZrON、HfLaO或者HfLaON形成，所述高K柵介質層通過物理氣相 淀積、金屬有機化學氣相沉積或者原子層淀積形成。

進一步，所述步驟20中非晶硅硬掩膜通過低壓化學氣相淀積或者等離子體增強化學氣相 淀積形成，其厚度為400埃～1500埃。

進一步，所述步驟30中采用體積比為1∶3～3∶1的Cl₂和HBr混合氣體對所述非晶硅硬掩膜 進行干法刻蝕，從而形成硬掩膜的圖形。