[發明專利]基于串行外圍設備接口總線的設備及其數據傳輸方法

無效

• 申請號: 200910307464.6
• 申請日: 2009-09-22
• 公開（公告）號: CN102023945A
• 公開（公告）日: 2011-04-20
• 發明（設計）人: 黃振文
• 申請（專利權）人: 鴻富錦精密工業（深圳）有限公司;鴻海精密工業股份有限公司
• 主分類號: G06F13/38
• 分類號: G06F13/38;G06F13/42
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及一種串行數據傳輸設備及其數據傳輸方法，特別是關于一種基于串行外圍設備接口總線的設備及其數據傳輸方法。

背景技術

串行外圍設備接口(Serial?Peripheral?Interface，SPI)是一種串行同步通訊接口。利用該接口，主設備(即主機)可以與一個或多個從設備(即從機)以串行方式進行數據傳輸。

傳統的SPI總線系統基于主設備提供給從設備的串行時鐘信號進行數據傳輸，每個串行時鐘周期發送1比特數據。適當地提高串行時鐘信號的頻率，可以獲得較高的數據傳輸速率。例如，當串行時鐘信號頻率為8MHz時，數據傳輸速率為8Mbps，當串行時鐘信號頻率提高到16MHz時，數據傳輸速率提高到16Mbps。然而，串行時鐘信號的頻率是受限的，不能任意提高。例如，為了保證信號完整性，最高串行時鐘信號的頻率為32MHz。相應地，傳統的SPI總線系統的數據傳輸速率也受到了限制。例如，當最高串行時鐘信號的頻率為32MHz時，最高數據傳輸速率只能達到32Mbps。

另一方面，目前絕大多數的SPI總線系統使用的是傳統的SPI總線，為了與傳統的SPI總線系統進行數據傳輸，兼容性問題不容忽視。

發明內容

鑒于以上內容，有必要提供一種基于串行外圍設備接口(SPI)總線的設備，能夠實現高速率的數據傳輸，并且兼容現有技術的SPI總線系統。

此外，還有必要提供一種基于SPI總線的數據傳輸方法，能夠實現高速率的數據傳輸，并且兼容現有技術的SPI總線系統。

一種基于SPI總線的主機控制器，可以與基于SPI總線的從機控制器進行數據傳輸，該主機控制器包括：主機時鐘產生單元，用于生成主機內部時鐘；從機選擇單元，用于選擇與主機控制器進行數據傳輸的從機控制器；主機時鐘分頻單元，用于將主機內部時鐘二分頻生成串行時鐘信號，并將該串行時鐘信號發送給選擇的從機控制器；主機時鐘計數單元，用于對主機內部時鐘計數；主機地址緩沖區，用于緩存發送給選擇的從機控制器的目標地址；主機輸出數據緩沖區，用于緩存發送給選擇的從機控制器的有效數據；主機輸出控制邏輯單元，用于生成讀/寫操作控制符，從主機地址緩沖區讀取發送給選擇的從機控制器的目標地址，從主機輸出數據緩沖區讀取發送給選擇的從機控制器的有效數據，并根據主機內部時鐘及主機內部時鐘計數值按照指定的順序將讀/寫操作控制符、目標地址以及有效數據發送給選擇的從機控制器，所述讀/寫操作控制符用于控制選擇的從機控制器執行相應的讀/寫操作；及主機輸入控制邏輯單元，用于根據主機內部時鐘及主機內部時鐘計數值接收選擇的從機控制器發送來的有效數據，并將接收的有效數據緩存到主機輸入數據緩沖區。

一種基于串行外圍設備接口(SPI)總線的數據傳輸方法，用于在主機控制器與從機控制器之間進行數據傳輸，該方法包括步驟：主機控制器生成主機內部時鐘；主機控制器選擇進行數據傳輸的從機控制器；主機控制器將主機內部時鐘二分頻生成串行時鐘信號，并將該串行時鐘信號發送給選擇的從機控制器；從機控制器將串行時鐘信號二倍頻生成從機內部時鐘；主機控制器對主機內部時鐘計數，從機控制器對從機內部時鐘計數；主機控制器根據主機內部時鐘計數值以及主機內部時鐘按照指定的順序發送讀/寫操作控制符及目標地址，從機控制器根據從機內部時鐘計數值以及從機內部時鐘接收該讀/寫操作控制符及目標地址；與寫操作控制符相對應地，主機控制器根據主機內部時鐘計數值以及主機內部時鐘按照指定的順序發送有效數據，從機控制器根據從機內部時鐘計數值以及從機內部時鐘接收有效數據并將該有效數據寫入目的地址指定的存儲單元，或者與讀操作控制符相對應地，從機控制器從目標地址指定的存儲單元讀取有效數據，并根據從機內部時鐘及從機內部時鐘計數值將該有效數據按照指定的順序發送給主機控制器，主機控制器根據主機內部時鐘及主機內部時鐘計數值接收該有效數據；及主機控制器結束對從機控制器的選擇。

本發明將主機控制器及從機控制器的內部時鐘的頻率加倍，利用多個控制邏輯單元協調主機控制器與從機控制器之間的數據傳輸，每半個串行時鐘周期傳輸1比特數據，實現了高速率的數據傳輸。并且，本發明支持單倍速的數據傳輸，以兼容現有技術的SPI總線系統。

附圖說明

圖1為串行外圍設備接口總線系統較佳實施例的系統架構圖。

圖2為圖1中主機控制器的細化架構圖。

圖3為圖1中從機控制器的細化架構圖。

圖4為本發明基于串行外圍設備接口總線的數據傳輸方法較佳實施例的示意圖。

圖5是以兩倍速傳輸數據時連續執行兩次寫操作的示意圖。