[發(fā)明專利]對串行信號進(jìn)行測試的數(shù)據(jù)處理設(shè)備及方法

有效

• 申請?zhí)枺?/td>: 200910307328.7
• 申請日: 2009-09-18
• 公開（公告）號: CN102024322A
• 公開（公告）日: 2011-04-20
• 發(fā)明（設(shè)計(jì)）人: 蘇旺丁;何瑞雄;洪永程
• 申請（專利權(quán)）人: 鴻富錦精密工業(yè)（深圳）有限公司;鴻海精密工業(yè)股份有限公司
• 主分類號: G08C25/00
• 分類號: G08C25/00
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術(shù)領(lǐng)域

本發(fā)明涉及一種信號測試系統(tǒng)及方法，特別是涉及一種對串行信號進(jìn)行測試的數(shù)據(jù)處理設(shè)備及方法。

背景技術(shù)

目前，對電子裝置產(chǎn)生的串行信號的測試，需要人工操控測試過程。然，這種在人工操控下對電子裝置產(chǎn)生的串行信號進(jìn)行測試的方案還存在如下問題：

(1)串行信號波形解碼測試及串行信號完整性測試無法同時進(jìn)行，且測試需要花費(fèi)大量時間；

(2)電子裝置不同的串行信號接口常需要不同的測試儀器，測試繁瑣且花費(fèi)龐大；

(3)無法對大量串行信號進(jìn)行測試，影響測試結(jié)果的可信度；

(4)需要人工操控測試過程，影響測試結(jié)果的精度。

發(fā)明內(nèi)容

鑒于以上內(nèi)容，有必要提供一種對串行信號進(jìn)行測試的數(shù)據(jù)處理設(shè)備，能夠自動對串行信號進(jìn)行波形解碼測試及完整性測試，以提高串行信號的測試效率、可信度和準(zhǔn)確度。

此外，有必要提供一種對串行信號進(jìn)行測試的方法，能夠自動對串行信號進(jìn)行波形解碼測試及完整性測試，以提高串行信號的測試效率、可信度和準(zhǔn)確度。

一種對串行信號進(jìn)行測試的數(shù)據(jù)處理設(shè)備，該數(shù)據(jù)處理設(shè)備包括測試參數(shù)設(shè)置模塊、串行信號獲取模塊、時鐘波形演算模塊、信號波形解碼模塊、信號完整性測試模塊及測試報告生成模塊。該測試參數(shù)設(shè)置模塊，用于設(shè)置串行信號測試參數(shù)。該串行信號獲取模塊，用于根據(jù)設(shè)置的測試參數(shù)逐一從串行信號生成裝置中獲取需測試的串行信號。該時鐘波形演算模塊，用于利用最小絕對差異算法解析獲得的串行信號，以獲得標(biāo)準(zhǔn)時鐘波形。該信號波形解碼模塊，用于根據(jù)獲得的標(biāo)準(zhǔn)時鐘波形對獲得的串行信號進(jìn)行波形解碼，以獲得串行信號的波形解碼數(shù)，及根據(jù)設(shè)置的測試參數(shù)對獲得的波形解碼數(shù)進(jìn)行解析，以找出錯誤的波形解碼數(shù)位元。該信號完整性測試模塊，用于根據(jù)設(shè)置的測試參數(shù)對獲得的串行信號進(jìn)行信號完整性測試，以找出獲得的串行信號的不滿足要求的屬性數(shù)據(jù)。該測試報告生成模塊，用于根據(jù)設(shè)置的測試參數(shù)判斷所有需測試的串行信號類型是否都已測試完畢，及在所有需測試的串行信號類型都已測試完畢時生成測試結(jié)果報告。

一種對串行信號進(jìn)行測試的方法，該方法包括步驟：(a)設(shè)置串行信號測試參數(shù)；(b)根據(jù)設(shè)置的測試參數(shù)逐一從串行信號生成裝置中獲取需測試的串行信號；(c)利用最小絕對差異算法解析獲得的串行信號，以獲得標(biāo)準(zhǔn)時鐘波形；(d)根據(jù)獲得的標(biāo)準(zhǔn)時鐘波形對獲得的串行信號進(jìn)行波形解碼，以獲得串行信號的波形解碼數(shù)；(e)根據(jù)設(shè)置的測試參數(shù)對獲得的波形解碼數(shù)進(jìn)行解析，以找出錯誤的波形解碼數(shù)位元；(f)根據(jù)設(shè)置的測試參數(shù)對獲得的串行信號進(jìn)行信號完整性測試，以找出獲得的串行信號的不滿足要求的屬性數(shù)據(jù)；及(g)根據(jù)設(shè)置的測試參數(shù)判斷所有需測試的串行信號類型是否都已測試完畢，及在所有需測試的串行信號類型都已測試完畢時生成測試結(jié)果報告。

相較現(xiàn)有技術(shù)，本發(fā)明通過嵌入的串行信號自動獲取程序，自動從串行信號生成裝置的各個串行信號輸出接口獲取串行信號，通過嵌入的串行信號波形解碼測試程序及串行信號完整性測試程序，自動對串行信號進(jìn)行波形解碼測試及完整性測試，通過嵌入的串行信號測試自循環(huán)程序，自動對多個串行信號進(jìn)行循環(huán)測試，提高了提高串行信號的測試效率、可信度和準(zhǔn)確度。

附圖說明

圖1是本發(fā)明串行信號測試系統(tǒng)較佳實(shí)施例的運(yùn)行環(huán)境圖。

圖2是圖1中串行信號測試系統(tǒng)的功能模塊圖。

圖3是本發(fā)明串行信號測試方法較佳實(shí)施例的具體實(shí)施流程圖。

圖4是本發(fā)明串行信號波形圖顯示界面示意圖。

具體實(shí)施方式

如圖1所示，是本發(fā)明串行信號測試系統(tǒng)較佳實(shí)施例的運(yùn)行環(huán)境圖。該串行信號測試系統(tǒng)12運(yùn)行于串行信號測試裝置1中。該串行信號測試裝置1還包括處理器10、存儲器11及顯示器15。在本實(shí)施例中，該顯示器15用于顯示串行信號測試系統(tǒng)12激發(fā)的串行信號測試操作界面及串行信號波形圖顯示界面。該處理器10運(yùn)行該串行信號測試系統(tǒng)12，以對串行信號生成裝置2的串行信號進(jìn)行測試。

在本實(shí)施例中，該存儲器11用于存儲該串行信號測試系統(tǒng)12及該串行信號測試系統(tǒng)12的運(yùn)行數(shù)據(jù)；在本發(fā)明的其他實(shí)施例中，該串行信號測試系統(tǒng)12及該串行信號測試系統(tǒng)12的運(yùn)行數(shù)據(jù)存儲在不同的存儲器中。所述運(yùn)行數(shù)據(jù)包括用于測試的測試參數(shù)及測試結(jié)果報告。