[發明專利]用于MOS器件的金屬柵極結構及其制作方法

無效

• 申請號: 200910303980.1
• 申請日: 2009-07-03
• 公開（公告）號: CN101599436A
• 公開（公告）日: 2009-12-09
• 發明（設計）人: 王文武;陳世杰;陳大鵬
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/283;H01L29/78;H01L29/49
• 代理公司: 北京市德權律師事務所
• 代理人: 王建國

技術領域

本發明涉及微電子技術中的MOS(金屬氧化物半導體)器件領域，且更具體地涉及一種用于MOS器件的金屬柵極結構及其制作方法。

背景技術

隨著微電子技術的迅速發展，32/22納米工藝集成電路關鍵核心技術的應用是集成電路發展的必然趨勢，也是國際各大半導體公司和研究組織競相研發的重點。以“高介電常數(高k)柵介質/金屬柵”技術為核心的MOS器件柵工程技術是32/22納米技術中最具代表性的關鍵核心工藝，因而與之相關的材料、工藝及結構研發廣泛進行。

對于具有高k/金屬柵結構的MOS器件，一個很重要的參數是等效氧化層厚度(Equivalent?Oxide?Thickness，EOT)，足夠小的EOT是保證MOS器件微型化和高性能的必要條件。一般情況下，高k柵介質層和硅襯底之間存在薄的SiO₂界面層(0.5～1納米)。為提高此高k柵介質與硅襯底之間界面的質量，SiO₂界面層通常采用高溫熱氧化方法生長。另一方面，為滿足32/22納米技術中MOS器件尺寸按比例縮小的要求，希望介電常數較低的SiO₂界面層的厚度盡量小，以實現降低整個柵結構EOT的目的。

在現有的高k/金屬柵結構MOS器件的制造工藝中，用化學方法(原子層沉積或者金屬氧化物化學氣相沉積)生長的高k薄膜層一般具有較多缺陷和電荷陷阱，因而高k薄膜層不夠致密。為使高k薄膜更加致密并同時減少缺陷和電荷陷阱，一般需要在400-1100℃的溫度下進行一次PDA退火處理。不過，在此過程中，退火環境中的氧在高溫下由于擴散作用會進入具有高k/金屬柵結構的MOS器件中，并且穿過柵介質層到達SiO₂/Si界面處與硅襯底反應生成SiO₂，從而使SiO₂界面層變厚。這一問題將導致整個金屬柵結構EOT的增大，并最終影響到MOS器件的整體性能。

發明內容

為了形成低EOT的高質量金屬柵極結構，以滿足MOS器件的性能要求，本發明提供一種用于MOS器件的金屬柵極結構及其制作方法。

根據本發明的一個方面，提供了一種用于金屬氧化物半導體器件的金屬柵極結構的制作方法，該方法包括以下步驟：

步驟A：在襯底上形成界面層；

步驟B：在所述界面層上形成高介電常數柵介質層；

步驟C：在所述高介電常數柵介質層上形成金屬柵極材料層；

步驟D：對所述界面層、高介電常數柵介質層和金屬柵極材料層進行金屬化后退火處理，形成金屬柵極結構。

在一個實施例中，在所述金屬化后退火處理中，退火溫度為400-1100℃，優選地為800-1100℃，更優選地為950-1050℃，例如為1000℃。

在一個實施例中，在所述金屬化后退火處理中，退火時間為1-60秒，優選地為5-40秒，更優選地為10-30秒，例如為30秒。

在一個實施例中，在所述金屬化后退火處理中，退火氣氛為氮氣氛、惰性氣體氣氛或氮氫混合氣氛。

在一個實施例中，所述界面層的厚度為0.3-1.0nm，優選地為0.3-0.8nm，更優選地為0.3-0.7nm，例如為0.5nm或0.7nm；和/或

所述高介電常數柵介質層的厚度為2-10nm，優選地為2-5nm，更優選地為2-4nm，例如為2.5nm或3.0nm；和/或

所述金屬柵極材料層的厚度為1-100nm，優選地為5-70nm，更優選地為19-50nm，例如為30nm。

在一個實施例中，所述高介電常數柵介質層和/或所述金屬柵極材料層為單層或多層的結構。

在一個實施例中，所述高介電常數柵介質層通過以下材料中的至少一種形成：HfO₂、HfSiO_x、HfON、HfSiON、HfAlO_x、Al₂O₃、ZrO₂、ZrSiO_x、Ta₂O₅、La₂O₃、Y₂O₃、HfLaO_x、LaAlO_x、LaSiO_x、上述材料的氮化物、上述材料的氮氧化物、其他稀土元素氧化物、其他稀土元素氮化物、SiN_x、SiON，以及上述各種材料的組合。