[發明專利]一種存儲電路

有效

• 申請號: 200910300852.1
• 申請日: 2009-03-13
• 公開（公告）號: CN101833990A
• 公開（公告）日: 2010-09-15
• 發明（設計）人: 孫迎彤;周盛華
• 申請（專利權）人: 國民技術股份有限公司
• 主分類號: G11C11/404
• 分類號: G11C11/404;G11C11/4076;H03K19/173;G11C11/4091
• 代理公司: 北京輕創知識產權代理有限公司 11212
• 代理人: 楊立

1.一種存儲電路，其特征在于，包括不交疊時鐘模塊和信息存儲模塊，其中：

所述不交疊時鐘模塊，用于為所述信息存儲模塊提供兩路不交疊時鐘信號，所述不交疊時鐘信號是指不同時為高電平的時鐘信號；

所述信息存儲模塊，用于在所述兩路不交疊時鐘信號的控制下，保存短時間數字信息。

2.根據權利要求1所述的存儲電路，其特征在于，所述信息存儲模塊由第一CMOS開關(SW1)和第二CMOS開關(SW2)以及第一CMOS電容(C1)和第二CMOS電容(C2)構成，第一CMOS開關(SW1)和第二CMOS開關(SW2)相串聯，第一CMOS電容(C1)連接在第一CMOS開關(SW1)和第二CMOS開關(SW2)的接合點與地之間，第二CMOS電容(C2)連接在第二CMOS開關(SW2)的另一端與地之間，第一CMOS開關(SW1)和第二CMOS開關(SW2)分別受所述不交疊時鐘模塊提供的兩路不交疊時鐘信號控制。

3.根據權利要求1所述的存儲電路，其特征在于，所述不交疊時鐘模塊由邏輯門構成。

4.根據權利要求3所述的存儲電路，其特征在于，所述不交疊時鐘模塊由一個非門和兩個或非門組成，其中，第一或非門的一個輸入端與第二或非門的輸出端相連，另一個輸入端為時鐘信號輸入端，第二或非門的一個輸入端與第一或非門的輸出端相連，另一個輸入端和非門的輸出端相連，所述非門的輸入端與時鐘信號輸入端相連，第一或非門的輸出端為第一時鐘信號輸出端，第二或非門的輸出端為第二時鐘信號輸出端。

5.根據權利要求1至4任一項所述的存儲電路，其特征在于，進一步包括：

讀取模塊，用于檢測所述信息存儲模塊中的信息并將該信息轉換為邏輯信號輸出。

6.根據權利要求5所述的存儲電路，其特征在于，所述讀取模塊由一個N型CMOS管和一個靈敏放大器串聯組成。

7.根據權利要求6所述的存儲電路，其特征在于，所述靈敏放大器由兩個輸入端和輸出端相互連接的受控反相器組成。