[發(fā)明專利]基于虛存機(jī)制的指令片上異構(gòu)存儲資源動態(tài)分配的方法

無效

• 申請?zhí)枺?/td>: 200910264520.2
• 申請日: 2009-12-25
• 公開（公告）號: CN101763316A
• 公開（公告）日: 2010-06-30
• 發(fā)明（設(shè)計(jì)）人: 凌明;張陽;梅晨;王歡;武建平;李冰
• 申請（專利權(quán)）人: 東南大學(xué)
• 主分類號: G06F12/08
• 分類號: G06F12/08
• 代理公司: 南京經(jīng)緯專利商標(biāo)代理有限公司 32200
• 代理人: 奚幼堅(jiān)

技術(shù)領(lǐng)域

本發(fā)明涉及嵌入式片上存儲器領(lǐng)域，特別涉及一種基于虛存機(jī)制的指令片上異構(gòu)存儲資源(包括指令Cache和指令SPM)動態(tài)分配的方法。

背景技術(shù)

隨著微電子技術(shù)的發(fā)展，以SoC(System-on-a-Chip)為基礎(chǔ)的嵌入式計(jì)算平臺日益成熟。然而，由于處理器速度與外部存儲器速度的差距不斷增大，SoC存儲子系統(tǒng)已經(jīng)成為系統(tǒng)性能、功耗和成本的瓶頸。因此如何優(yōu)化存儲子系統(tǒng)的架構(gòu)及管理策略，一直是嵌入式研究的熱點(diǎn)。

作為傳統(tǒng)片上存儲器，Cache由硬件管理，大部分情況下對軟件透明，能自動裝載頻繁訪問的指令和數(shù)據(jù)到片上存儲器中。然而，Cache的高功耗、占用面積大、程序執(zhí)行時間不可預(yù)知等不足一直限制其在嵌入式系統(tǒng)中的廣泛運(yùn)用。尤其是Cache的組關(guān)聯(lián)特性，可能導(dǎo)致被映射到同一Cache行的不同程序內(nèi)容，由于訪存規(guī)律，反復(fù)相互替換，從而增大了系統(tǒng)性能與能耗的開銷，即出現(xiàn)Cache抖動。與Cache相比，SPM(Scratch-Pad?Memory，便簽存儲器)是一種高速片上存儲器，通常由SRAM實(shí)現(xiàn)，是現(xiàn)代嵌入式系統(tǒng)中一個非常重要的系統(tǒng)框架設(shè)計(jì)考慮因素。SPM處于處理器可直接訪問的地址空間之內(nèi)，由于傳統(tǒng)的SPM控制器不包含任何輔助管理數(shù)據(jù)的邏輯電路，SPM中的所有內(nèi)容必須經(jīng)由軟件顯式的管理，相對于對程序員透明的Cache，增加了程序管理的復(fù)雜性。由于沒有管理邏輯電路帶來的額外代價(jià)，相較于傳統(tǒng)Cache，SPM硬件實(shí)現(xiàn)更為簡單、單次訪問功耗更低、占用芯片面積更小而且訪問時間可預(yù)知。綜上，Cache和SPM各具優(yōu)勢且存在互補(bǔ)性，因此對Cache和SPM共存的異構(gòu)存儲器存儲資源進(jìn)行研究，可以充分利用兩者優(yōu)勢，從而最大限度降低系統(tǒng)能耗、提升系統(tǒng)性能。

一些針對嵌入式片上存儲器的研究的主要分析單純配置Cache或單純配置SPM的架構(gòu)，不能很好的利用兩者互補(bǔ)的特性。直接將僅針對SPM的優(yōu)化算法或僅針對Cache的優(yōu)化算法運(yùn)用到兩者共存的架構(gòu)中，不能達(dá)到整體性能最優(yōu)化，在一種存儲體上取得的優(yōu)化收益可能被另一種存儲器的開銷所抵消，甚至引入更多系統(tǒng)性能與能耗的額外開銷。例如針對SPM的優(yōu)化算法將某段主存的內(nèi)容搬運(yùn)到SPM，從而得到了性能與能耗的收益。然而搬運(yùn)代碼本身可能對指令Cache造成污染、引起Cache優(yōu)化算法的失效，從而造成額外的Cache缺失，抵消SPM的優(yōu)化收益。

Cache缺失時需要實(shí)際訪外存操作并將新的內(nèi)容換入Cache行，開銷較大，這被稱為Cache缺失的懲罰。由于Cache的組關(guān)聯(lián)特性，被映射到同一Cache行內(nèi)容可能反復(fù)相互替換，帶來大量的訪存操作，從而導(dǎo)致系統(tǒng)性能急劇降低，系統(tǒng)能耗急劇增加，這就是Cache的沖突。通過增大Cache容量、增大組關(guān)聯(lián)數(shù)等方法，可以減小Cache沖突，但是這樣又會引入新的芯片面積并提升單次Cache讀寫時間及能耗。目前有研究指出Cache沖突是造成系統(tǒng)性能和能耗瓶頸的重要原因，因此他們將容易引起Cache沖突的程序段放入SPM，以此得到性能和能耗的收益。將容易引起Cache沖突的頁選入SPM中，不僅可以通過降低Cache沖突而降低系統(tǒng)能耗，提升系統(tǒng)性能，還能由單次訪問SPM與Cache的能耗差獲得更多收益。但是這些研究都是基于靜態(tài)的設(shè)計(jì)，即在程序執(zhí)行中SPM中的內(nèi)容不發(fā)生改變，沒有充分的利用Cache沖突在在時間維上的局部性，降低了SPM的利用率。并且，這些設(shè)計(jì)對SPM的管理依賴于對源程序跳轉(zhuǎn)指令的修改，是一種侵入式的分析。

由于對SPM內(nèi)容的更改需要軟件顯示的進(jìn)行，因此一般對SPM進(jìn)行動態(tài)管理的研究都是通過“打樁”的形式，即在需要優(yōu)化的程序核心循環(huán)前后，手工插入代碼搬運(yùn)指令，從而完成對程序內(nèi)容的換入換出。在程序映像中插入新的指令，需要依賴對源碼的分析，并且新的指令很可能引起共存架構(gòu)中Cache行為的變化，例如產(chǎn)生更多的沖突。

目前針對Cache和SPM共存架構(gòu)中指令部分的研究，一般需要對程序進(jìn)行侵入式的分析，需要在用戶程序中插入、修改部分代碼，以實(shí)現(xiàn)在程序執(zhí)行過程中內(nèi)容的動態(tài)換入換出。到目前為止，還未有相關(guān)研究涉及基于虛存管理、利用時隙方法、不需要修改程序源碼地將程序的指令內(nèi)容動態(tài)映射到片上SPM的方法。

發(fā)明內(nèi)容

本發(fā)明的目的在于克服現(xiàn)有片上存儲子系統(tǒng)的不足，提供基于虛存機(jī)制的指令片上異構(gòu)存儲資源動態(tài)分配的方法，采用容量較小的指令SPM存儲器在程序執(zhí)行過程中緩沖頻繁訪問以及容易引起指令Cache沖突的程序，對程序的指令部分進(jìn)行優(yōu)化，從而提高微處理器運(yùn)行的速度并降低系統(tǒng)能耗。