[發(fā)明專利]從非易失性存儲(chǔ)器設(shè)備向存儲(chǔ)器控制器提供就緒-忙信號(hào)

有效

• 申請(qǐng)?zhí)枺?/td>: 200910260421.7
• 申請(qǐng)日: 2009-12-15
• 公開（公告）號(hào): CN101783175A
• 公開（公告）日: 2010-07-21
• 發(fā)明（設(shè)計(jì)）人: M·N·阿卜杜拉
• 申請(qǐng)（專利權(quán)）人: 恒憶公司
• 主分類號(hào): G11C16/02
• 分類號(hào): G11C16/02;G11C16/06
• 代理公司: 永新專利商標(biāo)代理有限公司 72002
• 代理人: 劉瑜;王英

背景技術(shù)

本發(fā)明總體上涉及非易失性存儲(chǔ)器設(shè)備。非易失性存儲(chǔ)器是即使在電 源不可用時(shí)也能存儲(chǔ)信息的設(shè)備。

非易失性存儲(chǔ)器的實(shí)例包括相變存儲(chǔ)器設(shè)備和閃存設(shè)備。一般來說， 非易失性存儲(chǔ)器設(shè)備通過存儲(chǔ)器控制器與基于處理器的系統(tǒng)進(jìn)行通信。

非易失性存儲(chǔ)器可以用作動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的替代。例如，同步動(dòng) 態(tài)隨機(jī)存取存儲(chǔ)器(SDRAM)將來可能會(huì)被非易失性存儲(chǔ)器替代。JEDEC 固態(tài)科技協(xié)會(huì)(Arlington，VA?22201)正在為存儲(chǔ)器的稱為低功耗雙倍數(shù) 據(jù)速率(“LPDDR2”)的標(biāo)準(zhǔn)而工作，該標(biāo)準(zhǔn)支持的存儲(chǔ)器同時(shí)具有DRAM 和非易失性存儲(chǔ)器二者的低功耗和高速的特點(diǎn)。LPDDR2減少了針腳數(shù)量， 以減小存儲(chǔ)器和主機(jī)處理器二者的封裝尺寸，并由此降低系統(tǒng)成本。然而， 減少針腳數(shù)量也會(huì)限制存儲(chǔ)器與存儲(chǔ)器控制器之間的信號(hào)傳送。

附圖說明

圖1是本發(fā)明的一個(gè)實(shí)施例的示意性描述；

圖2是圖1中示出的實(shí)施例的時(shí)間圖；以及

圖3是一個(gè)實(shí)施例的流程圖。

具體實(shí)施方式

動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)設(shè)備可以被諸如相變存儲(chǔ)器這樣的非 易失性存儲(chǔ)器技術(shù)替代。動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器具有確定的寫時(shí)間。每個(gè)寫 周期由寫操作所需的多個(gè)時(shí)鐘周期定義，這使得動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器為無 源設(shè)備，其在寫操作或讀操作期間不需要與存儲(chǔ)器控制器進(jìn)行通信。

非易失性存儲(chǔ)器的寫/編程時(shí)間為非確定的。例如，如果存儲(chǔ)器控制器 希望將數(shù)據(jù)寫入非易失性存儲(chǔ)器設(shè)備，而該非易失性存儲(chǔ)器設(shè)備可能在忙 于后臺(tái)中的某些操作，或者仍在驗(yàn)證之前編程的數(shù)據(jù)。為了克服此問題， 一些非易失性存儲(chǔ)器設(shè)備可以具有就緒/忙(R/B)輸出針腳。如果控制器 在嘗試對(duì)存儲(chǔ)器進(jìn)行寫操作并且非易失性存儲(chǔ)器處于忙狀態(tài)，則該針腳用 來將等待信號(hào)發(fā)送給控制器。由此通知控制器之后重試寫操作。

然而，LPDDR2?JEDEC標(biāo)準(zhǔn)減少了針腳數(shù)量，以減小存儲(chǔ)器和主機(jī)處 理器二者的封裝尺寸，以此作為降低系統(tǒng)成本的一種方式。可能被刪除的 一個(gè)針腳是R/B輸出針腳。因此，在該提議下，替代動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器 的非易失性存儲(chǔ)器的非確定的寫時(shí)間就成為問題。

所提出LPDDR2JEDEC標(biāo)準(zhǔn)僅在讀模式期間向控制器提供數(shù)據(jù)無效 (DNV)信號(hào)。該數(shù)據(jù)無效信號(hào)僅在讀模式期間使用輸入數(shù)據(jù)屏蔽/數(shù)據(jù)無 效(DM)針腳，因?yàn)樵趯懩Ｊ狡陂gDM針腳被用來屏蔽(mask)數(shù)據(jù)。

如本文所使用的，“封裝連接器(package?connector)”包括任何用來從 集成電路獲取輸出信號(hào)的引線(lead)或?qū)w，包括：針腳、管腳(prong)、 連接盤(land)、接觸點(diǎn)、端子、插頭、焊球(ball)以及彈簧。

根據(jù)一些實(shí)施例，在寫模式期間未被使用的其他封裝連接器可以用于 從非易失性存儲(chǔ)器到存儲(chǔ)器控制器的輸出信號(hào)。一種合適的封裝連接器是 ZQ針腳。ZQ針腳通常被用來使存儲(chǔ)器設(shè)備能夠校準(zhǔn)其輸出驅(qū)動(dòng)強(qiáng)度。ZQ 針腳連接到外部電阻器(通常為240歐姆)。ZQ針腳在常規(guī)情況下僅在校 準(zhǔn)模式期間被使用，并且在常規(guī)情況下不意圖與存儲(chǔ)器控制器進(jìn)行通信。

ZQ針腳可以在寫操作期間用于數(shù)據(jù)通信，以在對(duì)非易失性存儲(chǔ)器設(shè) 備進(jìn)行寫操作期間作為就緒/忙針腳。在寫操作期間，校準(zhǔn)模式關(guān)閉。

因此，可以以以下方式來使用ZQ針腳。在一個(gè)實(shí)施例中，可以通過 ZQ電阻器來驅(qū)動(dòng)5毫安的電流。在該實(shí)例中，非易失性存儲(chǔ)器設(shè)備在ZQ 針腳處產(chǎn)生1.2伏電壓。ZQ針腳上存在的該電壓被用來對(duì)控制器產(chǎn)生中斷， 以指示存儲(chǔ)器處于忙狀態(tài)。它也可以被視為等待信號(hào)。在一個(gè)實(shí)施例中， 當(dāng)ZQ針腳被置為高電平時(shí)，意味著非易失性存儲(chǔ)器設(shè)備處于忙狀態(tài)，并 且控制器不能進(jìn)行寫操作。在一個(gè)實(shí)施例中，當(dāng)非易失性存儲(chǔ)器準(zhǔn)備好進(jìn) 行寫操作時(shí)，ZQ針腳可以被再次拉至低電平。當(dāng)然，也可以使用相反的 極性。此外，ZQ針腳提供的信號(hào)可以是連續(xù)信號(hào)或脈沖，這取決于重試 的時(shí)間長短。