[發明專利]半導體裝置的制造方法

有效

• 申請號: 200910254216.X
• 申請日: 2009-12-10
• 公開（公告）號: CN101752280A
• 公開（公告）日: 2010-06-23
• 發明（設計）人: 小田高司;森田成紀;吉田直子
• 申請（專利權）人: 日東電工株式會社
• 主分類號: H01L21/60
• 分類號: H01L21/60;H01L21/768;H01L21/48
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 李貴亮

技術領域

本發明涉及在半導體元件上進一步設置布線電路層而形成的半導體 裝置的制造方法。

背景技術

采用硅半導體的IC或采用有機半導體的有機EL元件等用各種半導 體材料來構成的半導體元件(以下也簡稱為“元件”)，通常是通過以下方 式制造的，即在晶片基板面將元件以矩陣(matrix)狀重復多個而形成后， 通過切割而分割成各個元件即芯片。以下，將在晶片基板上形成了半導體 元件階段(切割前的階段)的晶片稱為“半導體晶片”來進行說明。

在半導體元件中，為了該元件的高功能化等，除了基本的元件結構之 外，還在晶片階段制造各種布線結構。作為這種布線結構，例如，可舉出 再布線層(Redistribution?Layer)或貫通晶片基板而電連接元件側面與背 面的導通路(通孔(through-hole?via))等。 例如，在JP特開2000-243754號公報中，形成鋁電極(作為半導體 元件結構而包含于元件的電極焊盤(pad))之后，在其上面依次形成絕緣 層、Cu電鍍層等而形成再布線層。

附加布線結構、且分割成芯片的元件，成為具有與只露出電極的原始 元件相比易于與外部導體(外部電路等)的連接、安裝的連接用導體的一 個半導體裝置。 例如，通過設置再布線層，即使兩者的尺寸或間距相互不同，也能夠 容易地連接元件的鋁電極與用于安裝該元件的外部電路上的導體。 另外，通過設置將晶片基板在板厚方向上貫通的導通路，從而能夠在 晶片基板的背面形成連接端子。

本發明者等，對附加于半導體元件的上述那樣的布線結構進行研究， 對于以下舉出的兩個事項，發現存在能夠進一步改善的余地，而且將其當 作了本發明要解決的課題。 第一事項為與再布線層有關的制造成本。在半導體晶片上直接形成再 布線層的加工，由于不得不對每一塊半導體晶片構筑再布線層，因此費時 費力，這雖然在以往未特別當成問題，但是，注目到具有降低制造成本的 余地。另外，當所形成的再布線層的質量不好時，即使半導體晶片是良好 品也因為對半導體晶片已經一體地形成了再布線層，所以必須連該半導體 晶片一起廢棄，從而提高了制造成本。 第二事項是在半導體晶片中形成通孔，且連接在與其不同途徑形成的 轉接板(interposer)(為了安裝芯片而介入的一種布線電路基板)時的質 量。通孔通常是將導電性焊糊填充于通孔而形成的，因此存在其兩端部從 半導體晶片的板面突起的情況，而且該突起的高度具有偏差。當與外部導 體連接具有這種突起的元件時，在兩者之間介入轉接板的情況下，存在由 于該突起的高度的偏差而在轉接板與半導體晶片之間的界面產生微小間 隙，從而在一些元件中產生連接不良而降低半導體裝置的可靠性的情況。

發明內容

本發明的課題是改善本發明者等所注目的上述兩個事項，第一課題是 提供一種能夠進一步降低附加于半導體元件的再布線層制造成本的制造 方法，第二課題是提供一種即使存在通孔的端部的突起高度的偏差也能夠 制造無間隙的半導體裝置的制造方法。

本發明者等進行了要解決上述課題的專心研究，結果發現，將再布線 層作為與半導體晶片獨立的布線電路層而另外形成，并且在該布線電路層 以能夠剝離的方式預先附加金屬制支撐體層，從而能夠同時解決上述兩個 課題而完成了本發明。