[發(fā)明專利]逆位序地址產(chǎn)生器

有效

• 申請?zhí)枺?/td>: 200910251519.6
• 申請日: 2009-12-25
• 公開（公告）號: CN102110077A
• 公開（公告）日: 2011-06-29
• 發(fā)明（設計）人: 汪健;劉小淮;劉霞;陳亞寧;張瑾
• 申請（專利權(quán)）人: 華東光電集成器件研究所
• 主分類號: G06F17/14
• 分類號: G06F17/14
• 代理公司: 安徽省蚌埠博源專利商標事務所 34113
• 代理人: 楊晉弘

技術(shù)領域：

本發(fā)明屬于半導體集成電路技術(shù)領域，涉及一種逆位序地址產(chǎn)生器。

背景技術(shù)：

專用快速傅立葉變換(FFT)通常用于高速實時FFT系統(tǒng)的硬件實現(xiàn)，并且多用于現(xiàn)代譜估計、圖象處理等運算量很大的領域。在常用的按時間抽取進行FFT運算時，如果輸入序列x(n)是按照自然順序存入存儲單元的，那么輸出端X(n)的地址是亂序的。如果希望輸出端的次序正好是順序排列的，那么輸入序列x(n)則不能按照自然順序存入存儲單元，這就使得運算時取數(shù)據(jù)的地址編排“混亂無序”，這種亂序的原因?qū)嵸|(zhì)上是由按時間抽取進行FFT運算的原理造成的。

軟件實現(xiàn)逆位序的方法很多，如雷道算法(Rader)等。在已經(jīng)公開的專利中，與FFT相關(guān)的專利共有43個，其中發(fā)明專利42個，新型實用專利1個，主要集中在FFT結(jié)構(gòu)和方法、FFT處理器的實現(xiàn)以及基于FFT的應用方面，如調(diào)制解調(diào)方法，頻譜分析方法等，沒有地址產(chǎn)生的相關(guān)專利。

但是隨著越來越多的專用FFT硬件處理器的出現(xiàn)，以及對速度要求的不斷提高，將逆位序功能放置在專用器件中用硬件實現(xiàn)已經(jīng)成為一種必然。但是逆位序功能的實現(xiàn)在結(jié)構(gòu)和速度上卻千差萬別。本專利實現(xiàn)了一種簡捷、快速的硬件逆位序?qū)崿F(xiàn)結(jié)構(gòu)。

發(fā)明內(nèi)容：

本發(fā)明的目的是解決16～1024點FFT運算中存儲器地址的亂序問題，使得最終運算結(jié)果的數(shù)據(jù)輸出是順序的。

如果將整個序列完成一次4點FFT蝶算稱為一個“PASS”，那么對于可以完成16~1024點的器件來說，運算過程最多為5個PASS。

FFT運算要求對輸入的數(shù)據(jù)按照一定的規(guī)律排序，才能得出正確的結(jié)果。如果數(shù)據(jù)在進入器件之前已經(jīng)按要求排好序，那么在器件內(nèi)部不需要再排序，但如果輸入器件的數(shù)據(jù)是順序的，那么在運算之前需要將數(shù)據(jù)重新排序，排序?qū)嶋H為地址的位反轉(zhuǎn)。為了后續(xù)運算的方便，F(xiàn)FT的最終結(jié)果同樣也可以是順序輸出或反序輸出。如果需要逆位序，只會在第一個PASS讀地址產(chǎn)生時進行，或者為了后續(xù)數(shù)據(jù)處理的需要，在最后一個PASS寫地址產(chǎn)生時進行，在其余的PASS則與之無關(guān)。

單PASS操作時，SPASS＝1不需要逆位序，將地址發(fā)生器原樣輸出。在FFT運算時，如果需要重新排序，將會在產(chǎn)生第一個PASS讀地址和最后一個PASS寫地址時需要逆位序，第一個PASS的寫地址和最后一個PASS的讀地址以及其余PASS都不需要反轉(zhuǎn)。

為了實現(xiàn)上述目的，本發(fā)明采用了如下技術(shù)方案：

一種逆位序地址產(chǎn)生器，由專用譯碼邏輯單元、運算長度標識產(chǎn)生器單元、順序中間地址產(chǎn)生單元和逆位序地址產(chǎn)生單元組成。

單次變換長度CR<10>、CR<9>、CR<8>作為專用譯碼邏輯單元的輸入信號，CLK是時鐘信號，它們通過組合和譯碼邏輯電路共同產(chǎn)生了各級選擇器的選擇信號K1、K2、K3、K4、K5、K6、K7、K8、K9、K10；

單次變換長度CR<10>、CR<9>、CR<8>又是運算長度標識產(chǎn)生器單元的輸入信號，根據(jù)CR<10>、CR<9>、CR<8>的取值不同產(chǎn)生不同的運算長度標識信號S2、S1、S0；

順序中間地址產(chǎn)生單元由四級選擇器組成以產(chǎn)生順序中間地址信號OUT<9>、OUT<8>、…、OUT<0>。它的輸入信號是計數(shù)器的10位正常計數(shù)值，長度標識信號S2、S1、S0和選擇信號K1、K2、K3、K4、K5、K6、K7、K8、K9、K10作為四級選擇器的選擇信號，其中第一級選擇器的選擇信號是運算長度標識信號S2、S1、S0，第二級選擇器由K1、K2、K3進行選擇，第三級選擇器由K4、K5、K6、K7進行選擇，第四級選擇器由K8、K9、K10進行選擇；

逆位序地址產(chǎn)生單元由六級選擇器組成經(jīng)選擇器的選擇變換便產(chǎn)生了逆位序地址信號AD<9>、AD<8>、…、AD<0>，順序中間地址OUT<9>、OUT<8>、…、OUT<0>是它的輸入信號，運算長度標識信號S2、S1、S0作為每一個選擇器的選擇信號，第一、四級選擇器由S1進行選擇，第二、五級選擇器由S0進行選擇，第三、六級選擇器由S2進行選擇，經(jīng)這樣簡單的變換，便產(chǎn)生了逆位序地址信號AD<9>、AD<8>、…、AD<0>。

本發(fā)明的優(yōu)點：