[發明專利]存儲器信號相位調整方法

無效

• 申請號: 200910247180.2
• 申請日: 2009-11-27
• 公開（公告）號: CN102081971A
• 公開（公告）日: 2011-06-01
• 發明（設計）人: 江勇志
• 申請（專利權）人: 晨星軟件研發(深圳)有限公司;晨星半導體股份有限公司
• 主分類號: G11C29/48
• 分類號: G11C29/48
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 陳亮

技術領域

本發明為一種存儲器信號相位調整方法，尤指一種動態隨機存取存儲器信號相位調整方法。

背景技術

一般電子裝置或計算機系統的主板，其基本架構是由中央處理單元、控制芯片、系統存儲器和周邊電路所組成，控制芯片控制中央處理單元與其它接口設備之間的運作，例如和系統存儲器進行數據存取。一般系統存儲器可為動態隨機存取存儲器(DRAM)，而依數據存取方式的不同，常見的類型包含有同步動態隨機存取存儲器(Synchronous?DRAM，簡稱SDRAM)、雙倍數據率同步動態隨機存取存儲器(Double?Data?Rate?SDRAM，簡稱DDR?SDRAM)等。

請參閱圖1(a)，為一存儲器控制器10和一系統存儲器11的配置示意圖。針對所應用的電子裝置或計算機系統的不同，存儲器控制器10的配置可設在所述的控制芯片或特定芯片上。由于在相關電子裝置或計算機系統中的任一信號或指令在被讀取或執行時，除了需經由其中央處理單元進行處理與判斷外，亦需利用系統存儲器11內部的存儲空間來做為數據的暫存處置。系統存儲器11所進行的數據存取(access)過程，無論是數據的讀取(read)、寫入(write)或存儲器所需的更新(refresh)動作等，都由存儲器控制器10負責控制。

一般而言，系統存儲器11本身并沒有時脈產生器，而是由存儲器控制器10產生時脈(Clock)提供給系統存儲器11，使得存取動作能依時脈信號的指示而完成。在正常運作下，存儲器控制器10可根據一參考時脈信號CLK(未示于附圖)，產生其相位上與頻率上為一致的一存儲器時脈信號DCLK至系統存儲器11；而系統存儲器11利用延遲鎖定回路(Delay-Locked?Loop，簡稱DLL，未示于附圖)對接收到的存儲器時脈信號DCLK進行信號同步調整處理。在寫入數據時，存儲器控制器10可產生一數據觸發信號DQS(Data?Strobe)。而在讀取數據時，該數據觸發信號DQS會和對應的數據一起回傳至存儲器控制器10上，使得控制芯片可根據該數據觸發信號DQS的觸發，對系統存儲器11中的數據進行存取。

所述的同步調整是將所輸入的存儲器時脈信號DCLK由其中的延遲鎖定回路(DLL)進行一延遲輸入及/或輸出的檢測與校準過程，使得數據觸發信號DQS的相位能與存儲器時脈信號DCLK的相位一致而沒有相位差(in?phase)。此外，延遲鎖定回路(DLL)亦會持續于數據存取過程中進行時脈信號調整上的補償(compensate)，以避免計算機系統在運作狀態下，會因為內部相關元件的溫度升高或電壓變化的情形，或是系統運作的負荷，造成對數據觸發信號DQS可能的信號偏離(skew)的相位影響。

請參閱圖1(b)，為進行數據讀取時，一數據信號DATA和對應的數據觸發信號DQS的時序示意圖。雙倍數據(DDR)傳送的系統存儲器在其數據觸發信號DQS的上緣與下緣處各作一次數據傳輸。而圖1(b)所示，為數據信號DATA和數據觸發信號DQS的相位無法對應而呈現信號偏離的示意圖；其中，數據觸發信號DQS的上、下緣對應的是數據信號DATA的轉態時期，因而產生數據存取錯誤。

雖然，延遲鎖定回路(DLL)可根據環境的變化做出原始設定的一程度內的調整，但當控制電路板上的元件配置或電路設計愈趨復雜時，可能會因為操作環境的條件變化與硬件元件的不確定因素，造成數據存取過程的信號偏離，使得所應用的電子裝置或計算機系統表現異常。

舉例來說，數字電視在運作時，需要處理影像信號、聲音信號和屏幕顯示(On?Screen?Display，簡稱OSD)設定信息等，這些信號或信息暫存于動態隨機存取存儲器中有預定的優先處理順序；而這類的裝置于出廠前，程序設計人員會先根據其裝置的控制電路板上硬件元件的特性，調整存儲器控制器對其存儲器作存取時其數據觸發信號的對應相位。然而，受限于個別硬件元件特性的不同以及出廠后使用者運作環境的不同，當裝置處理的信息較為頻繁時，甚至于只是一般的運作時，部份已完成調整的裝置很可能會再出現運作異常，而無法以原始的出廠設定繼續正常運作；例如影像顯示不正確或有斷音的情形。而習知技術設計人員僅能個案地對有問題的裝置再逐一進行調整，如此造成了廠商和使用者極大的不便。

發明內容

本發明的目的在于提供一種存儲器信號相位調整方法，使得電子裝置于開機的初始階段或功能運作的動態階段，因硬件元件特性或運作環境條件等不確定因素，導致存儲器控制器與動態隨機存取存儲器之間存取信號的相位偏離情形，能以軟件層面的程序設計進行讀取與測試而加以調整，使其數據存取的運作正常。