[發明專利]管線式微處理器及其執行兩種條件分支指令的方法

有效

• 申請號: 200910247054.7
• 申請日: 2009-12-25
• 公開（公告）號: CN101876890A
• 公開（公告）日: 2010-11-03
• 發明（設計）人: G·葛蘭·亨利;泰瑞·派克斯;布蘭特·比恩
• 申請（專利權）人: 威盛電子股份有限公司
• 主分類號: G06F9/38
• 分類號: G06F9/38
• 代理公司: 北京林達劉知識產權代理事務所(普通合伙) 11277
• 代理人: 劉新宇;王璐

1.一種管線式微處理器，其特征在于，包括：

一管線，具有多個階段，用以處理多個指令；

上述管線式微處理器接收：

一正規條件分支指令，該正規條件分支指令包括于一程序中，其中上述管線式微處理器用以對上述正規條件分支指令進行預測，并且若上述預測隨后被認定為不正確，則上述管線式微處理器清除多個管線指令；以及

一快速條件分支指令，該快速條件分支指令包括于上述程序中，其中上述管線式微處理器一直正確地分析上述快速條件分支指令，并且不對上述快速條件分支指令進行預測。

2.根據權利要求1所述的管線式微處理器，其特征在于，還包括：

一分支預測器，用以預測上述正規條件分支指令，其中上述管線式微處理器在正確地分析上述正規條件分支指令之后用以將一分支預測信息儲存至上述分支預測器中，并且上述管線式微處理器在正確地分析上述快速條件分支指令之后則不將上述分支預測信息儲存至上述分支預測器中。

3.根據權利要求1所述的管線式微處理器，其特征在于，上述快速條件分支指令命令上述管線式微處理器正確地分析上述快速條件分支指令，而不需要考慮上述程序中比上述快速條件分支指令還要舊的其他指令是否更新上述快速條件分支指令所使用的一快速分支條件，其中上述正規條件分支指令通過考慮上述程序中比上述正規條件分支指令還要舊的其他指令是否更新上述正規條件分支指令所使用的一正規分支條件，命令上述管線式微處理器正確地分析上述正規條件分支指令。

4.根據權利要求1所述的管線式微處理器，其特征在于，上述管線式微處理器通過更新上述管線式微處理器中的一指令指位器，用以正確地分析上述正規條件分支指令與上述快速條件分支指令。

5.根據權利要求1所述的管線式微處理器，其特征在于，上述管線式微處理器通過更新與使用者程序有關的上述管線式微處理器中的一第一指令指位器，用以正確地分析上述正規條件分支指令，其中上述管線式微處理器通過更新與多個微碼程序有關的上述管線式微處理器中的一第二指令指位器，用以正確地分析上述快速條件分支指令。

6.一種管線式微處理器，其特征在于，接收：

一快速條件分支指令，該快速條件分支指令包括于一程序中，其中上述快速條件分支指令命令上述管線式微處理器正確地分析上述快速條件分支指令，而不需要考慮上述程序中比上述快速條件分支指令還要舊的其他指令是否更新上述快速條件分支指令所使用的一快速分支條件；以及

一正規條件分支指令，該正規條件分支指令包括于上述程序中，其中上述正規條件分支指令通過考慮上述程序中比上述正規條件分支指令還要舊的其他指令是否更新上述正規條件分支指令所使用的一正規分支條件，命令上述管線式微處理器正確地分析上述正規條件分支指令。

7.根據權利要求6所述的管線式微處理器，其特征在于，還包括：

一相依性檢查單元，用以根據上述程序中的其他指令，決定上述正規條件分支指令的多個相依性；

其中上述管線式微處理器用以在上述相依性檢查單元根據上述程序中的其他指令決定上述正規條件分支指令的上述相依性之后，正確地分析上述正規條件分支指令；

其中上述管線式微處理器用以正確地分析上述快速條件分支指令，而不需要將上述快速條件分支指令配送至上述相依性檢查單元，借此上述管線式微處理器處理上述快速條件分支指令所花費的時脈周期小于處理上述正規條件分支指令所花費的時脈周期。

8.根據權利要求6所述的管線式微處理器，其特征在于，還包括：

一引退單元，用以引退一程序順序中的上述正規條件分支指令，上述程序順序有關于上述程序中的其他指令；

其中上述引退單元不會引退上述快速條件分支指令。

9.根據權利要求6所述的管線式微處理器，其特征在于，還包括：

一暫存器，用以儲存由上述快速條件分支指令所指定的一快速分支條件狀態；以及

一微碼只讀存儲器，用以儲存多個微碼程序，上述微碼程序包括至少一上述快速條件分支指令，而上述快速條件分支指令用以指定儲存于上述暫存器中的上述快速分支條件狀態。