[發明專利]具有肖特基勢壘二極管的集成電路結構

無效

• 申請號: 200910246945.0
• 申請日: 2009-12-07
• 公開（公告）號: CN102013426A
• 公開（公告）日: 2011-04-13
• 發明（設計）人: 葉秉君;葉德強;柳瑞興;劉醇明
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L27/08
• 分類號: H01L27/08;H01L29/872;H01L29/06;H01L29/417
• 代理公司: 北京市德恒律師事務所 11306
• 代理人: 梁永

1.一種集成電路結構，包括：

半導體襯底；

形成于半導體襯底中的第一傳導型阱區；

形成于第一阱區之上并具有內層部分和外層部分的金屬硅化物層；

形成于所述阱區之上并包圍金屬硅化物層的具有和第一傳導型相反的第二傳導型的保護環，其中，金屬硅化物層的外層部分延伸到與保護環的內緣部分重疊，而肖特基勢壘形成于金屬硅化物層的內層部分與所述阱區的交界處；

與所述金屬硅化物層的內層部分和外層部分接觸的導電觸點。

2.根據權利要求1所述的集成電路結構，其中，所述導電觸點形成于所述肖特基勢壘和所述保護環的內緣之上。

3.根據權利要求1所述的集成電路結構，其中，所述的金屬硅化物層包含鈷。

4.根據權利要求1所述的集成電路結構，其中，所述的阱區是n型阱區，所述的保護環是p型環。

5.根據權利要求1所述的集成電路結構，進一步包括形成于所述阱區中并圍繞所述保護環的隔離區域。

6.根據權利要求1所述的集成電路結構，進一步包括形成于半導體襯底中的深阱區，其中所述阱區位于該深阱區之內。

7.根據權利要求6所述的集成電路結構，其中，所述的深阱區是n型深阱區，其雜質濃度比所述阱區更高。

8.根據權利要求1所述的集成電路結構，其中，所述的半導體襯底是p型硅襯底。

9.一種集成電路結構，包括：

具有第一區域和兩個被隔離區相互分離的第二區域的半導體襯底；

形成于所述半導體襯底中的第一傳導型阱區；

形成于所述第一區域內的所述第一阱區上且具有內層部分和外層部分的金屬硅化物層，其中，在金屬硅化物層的內層部分與阱區的交界處形成一肖特基勢壘；

形成于第一區域內的所述阱區之上并包圍所述金屬硅化物層、具有和第一傳導型相反的第二傳導型的保護環，其中，所述金屬硅化物層的外層部分延伸到與保護環的內緣部分重疊；

分別形成于所述兩個第二區域的所述阱區的兩個第一傳導型擴散區域；

形成于所述半導體襯底之上的導電接觸結構，包括：與金屬硅化物層的內層部分和外層部分接觸的第一導電觸點和兩個分別與兩個擴散區域接觸的第二導電觸點。

10.根據權利要求9所述的集成電路結構，其中，所述的第一導電接觸點形成于所述肖特基勢壘和所述保護環內緣之上。

11.根據權利要求9所述的集成電路結構，其中，所述的阱區是n型阱區，所述保護環是p型環。

12.根據權利要求9所述的集成電路結構，其中，所述的隔離區域是形成于半導體襯底中的淺溝槽隔離(STI)區域。

13.根據權利要求9所述的集成電路結構，進一步包括形成于所述半導體襯底中的深阱區，其中，所述阱區位于該深阱區之內。

14.根據權利要求9所述的集成電路結構，其中，所述的金屬硅化物層作為所述肖特基勢壘二極管的陽極電極，所述兩個擴散區域作為肖特基勢壘二極管的兩個陰極電極。

15.根據權利要求9所述的集成電路結構，其中，所述的半導體襯底是p型硅襯底。