[發明專利]減小半導體器件中LER的方法及半導體器件有效
| 申請號: | 200910244517.4 | 申請日: | 2009-12-30 |
| 公開(公告)號: | CN102117737A | 公開(公告)日: | 2011-07-06 |
| 發明(設計)人: | 朱慧瓏;駱志炯;尹海洲 | 申請(專利權)人: | 中國科學院微電子研究所;北京北方微電子基地設備工藝研究中心有限責任公司 |
| 主分類號: | H01L21/02 | 分類號: | H01L21/02;H01L21/336;H01L21/28;H01L29/78;H01L29/423 |
| 代理公司: | 中科專利商標代理有限責任公司 11021 | 代理人: | 倪斌 |
| 地址: | 100029 *** | 國省代碼: | 北京;11 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 減小 半導體器件 ler 方法 | ||
技術領域
本申請涉及半導體器件領域,更為具體地,涉及一種減小半導體器件中所形成特征的線邊緣粗糙度(LER)的方法以及采用該方法制造得到的半導體器件,其中所述半導體器件特別是鰭狀場效應晶體管(FinFET),所述特征特別是FinFET的柵極。
背景技術
隨著技術的發展,集成電路上的集成密度日益提高。為了實現這種高集成度,器件特征的尺寸越來越小。這樣的特征例如包括半導體器件中形成的連接線、功能區域等。
為了實現這種小尺寸特征,需要高分辨率的光刻工藝。但是,隨著特征尺寸(如線寬)減小,將會遇到所謂“線邊緣粗糙度”(LER)的問題。所謂LER,是指半導體器件中形成的特征的邊緣或側壁處的不規則程度。
特征中LER的出現可由相應光刻步驟中使用的光刻膠中存在的LER導致。而光刻膠中存在的LER可由多種因素造成,例如光刻膠本身的材料特性、光刻時使用的掩模本身的LER等等。此外,光刻時使用的刻蝕工藝,如等離子刻蝕,也會導致特征中出現LER。
特征中出現的這種LER最終將會影響器件的性能。例如,在形成柵極時如果存在LER,則將會大大影響器件的截止狀態漏電流和短溝道效應的控制。因此,希望能夠盡可能減小半導體器件中特征的LER。
發明內容
鑒于上述問題,本發明的目的之一在于提供一種制造半導體器件的方法及相應的半導體器件,其中能夠充分減小半導體器件中所形成的特征的線邊緣粗糙度(LER)。
根據本發明的一個方面,提供了一種減小半導體器件中特征的LER的方法,包括:對所述特征的側壁進行離子轟擊,以減小其LER。
優選地,離子以相對于所述邊緣傾斜的角度,轟擊所述特征。
優選地,所述離子為Ar或Xe。
優選地,所述離子為低能離子。
優選地,所述半導體器件為鰭狀場效應晶體管(FinFET),所述特征為該FinFET的柵極。
根據本發明的另一方面,提供了一種半導體器件,包括通過上述方法處理過的特征。
優選地,所述半導體器件為FinFET,所述特征為該FinFET的柵極。
根據本發明,可以有效減小半導體器件中所形成特征的LER,從而避免由LER造成的器件性能惡化。特別是對于FinFET之類的晶體管器件,特征特別是柵極LER的減小,可以避免閾值電壓的變化,從而防止截止狀態下的漏電流,并因此增大信噪比。
附圖說明
圖1示出了一種半導體器件(FinFET)的局部結構示意圖;
圖2示出了根據本發明的實施例對圖1所示半導體器件進行處理的示意圖;
圖3示出了根據本發明實施例對半導體器件進行處理后得到的結構示意圖。
具體實施方式
以下,將參照附圖,對本發明的實施例進行詳細的描述。
需要指出的是,本發明可廣泛應用于各種半導體器件的制造工藝中。在此為了說明本發明,以鰭狀場效應晶體管(FinFET)為例,來進行描述。但是,這種描述不應被理解為對本發明的限制。
如在背景技術部分所述,目前的半導體器件中集成度越來越高。這就導致在相同面積的晶片上集成的半導體結構如晶體管(例如,FET)越來越多。這可以通過降低FET的溝道長度并同時控制沒有過多短溝道效應發生來實現。所謂“短溝道效應”,即在柵極和源極/漏極擴散區域之間共享的靜電電荷引起短溝道器件中閾值電壓降低的效應。
為了降低FET的溝道長度并同時防止出現短溝道效應,在提高溝道摻雜濃度同時必須減小柵極氧化物的厚度。但是,隨著柵極氧化物厚度的減小,其所起到的絕緣所用將大大減弱,漏極電流將穿過該絕緣層而進入柵極,使得晶體管將不能正常工作。
為此,提出了所謂的多柵極晶體管,例如FinFET。在多柵極晶體管中,溝道被若干柵極所圍繞,從而可以更為有效地抑制截止狀態下的漏電流,并可以提高導通狀態下的電流。由于這些特征,可以實現低功耗、高性能的半導體器件。
圖1示出了一種雙柵極FinFET的局部結構示意圖。具體地,該FinFET?100包括在氧化物層105上形成的多個特征,如柵極101、源極102和漏極103,其中沿溝道設置有薄鰭片(Fin)104。在該Fin?104兩側各有一個柵極,這兩個柵極電連接,以便對溝道進行調制。由于兩個柵極有效地終止漏極場線,抑制在溝道的源極端感應到漏極電勢,從而可以極大地抑制短溝道效應。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中國科學院微電子研究所;北京北方微電子基地設備工藝研究中心有限責任公司,未經中國科學院微電子研究所;北京北方微電子基地設備工藝研究中心有限責任公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200910244517.4/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





